




Metodologia del *Logical Effort*

- ❑ Data una **funzione logica** i *chip designer* si devono chiedere quale sia la miglior **topologia del circuito** → qui ci occuperemo solamente di gate logici realizzati in **tecnologia CMOS**
- ❑ Scelta la topologia bisogna dimensionare i transistori (che dimensioni fisiche devono avere? **Transistori con area molto grande avranno correnti di output grandi ma anche capacità di ingresso grandi!**)
- ❑ Come possiamo minimizzare il ritardo di un segnale che attraversa i gate logici?

V grande $\rightarrow I$ grande
 $\rightarrow C_{IN}$ grandi






Metodologia del *Logical Effort*

- La metodologia del ***Logical Effort*** consente di dare una prima risposta a queste domande in modo sistematico attraverso dei modelli **algebrici** relativamente **semplici e compatti**
- È un buon punto di partenza per valutare differenti tipi di *chip design* evitando approcci molto dispendiosi in termini di tempo e risorse

Invertitore CMOS

- Assumeremo **caratteristiche statiche simmetriche** (per massimizzare i margini di rumore)





- Per massimizzare N_{MH} voglio V_{IHmin} piccolo
- Per massimizzare N_{ML} voglio V_{ILmax} grande

$\rightarrow V_{LT} = V_{DD}/2$

$V_{GS} > V_T$ ON

$V_{DS} > V_{GS} - V_T$ SAT



$V_{DS} < V_{GS} - V_T$ TRI



$V_{GS} < V_T$ ON

$V_{DS} < V_{GS} - V_T$ SAT

$V_{DS} > V_{GS} - V_T$ TRI



Dobbiamo determinare le condizioni che portano a $V_{LT} = V_{DD}/2$

□ Affinché $V_{LT} = V_{DD}/2$ dobbiamo avere

$$\begin{cases} V_{Tn} = |V_{Tp}| = V_T \\ \beta_n = \beta_p \end{cases}$$

DIMOSTRAZIONE

$$I_{pMOS} = \frac{\beta_p}{2} (V_{IN} - V_{DD} - V_{Tp})^2 = \frac{\beta_n}{2} (V_{IN} - V_{Tn})^2 = I_{nMOS}$$

$$\frac{V_{IN} - V_{Tn}}{V_{IN} - V_{DD} - V_{Tp}} = \sqrt{\frac{\beta_p}{\beta_n}}$$

$$V_{OUT} = V_{IN} = V_{LT}$$

trascuro influenza
di V_{DS} su I_{DS}
 $\lambda_n = \lambda_p = 0$
effetti di modulazione
di lunghezza
del canale


$$V_{LT} - V_{Tn} = \sqrt{\gamma} \cdot (V_{LT} - V_{DD} - V_{Tp})$$

$$V_{LT} (1 + \sqrt{\gamma}) = \sqrt{\gamma} (V_{DD} + V_{Tp}) + V_{Tn}$$

$$V_{LT} = \frac{\sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} + V_{Tp}) + V_{Tn}}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$


$$\begin{cases} V_{Tn} = |V_{Tp}| = V_T \\ \beta_n = \beta_p \end{cases} \rightarrow V_{LT} = \frac{V_{DD}}{2}$$

$\square$ sappiamo che $\beta_n = \frac{W}{L} \beta'_n$ con $\beta'_n = \mu_n C_{ox}$
conducibilità β_n *conducibilità intrinseca*
dimensionamento S_n $L = \text{lunghezza di canale}$
 $W = \text{larghezza tr.}$





$I = q \cdot n \cdot v$
 $\mu_{lacune} < \mu_{e^-}$
 $C_{ox} = \frac{\text{costante dielettrica} \cdot \text{Area}}{\text{distanza Gate-canale}}$
 μ_n conducibilità elettronica
 C_{ox} capacità ossido


highest room-temperature mobility in inversion layers



[J.A del Alamo, Nature, vol 479, p.317, 2011]



[Sangya D. et al., Scientific Reports, vol.7, n° 8257 (2017)]



[B. Mereu et al., Appl. Phys. A **80**, 253–257 (2005)]

ossido sottile
 rischio tunneling
 in 2 strati

Capacità di ingresso di un invertitore CMOS


se $\beta_n = \beta_p$ allora $S_n \beta'_n = S_p \beta'_p$

$$\rightarrow \frac{S_p}{S_n} = \frac{\beta'_n}{\beta'_p}$$


dimensionamento
relativo α

La capacità di ingresso C_{INV}
dell'inverter CMOS sarà data dalla
somma delle capacità di gate, date da:


- capacità intrinseche di canale
- capacità parassite



$$C_{GATE} \cong WLC_{OX} + \underbrace{WC_{GS0} + WC_{GD0}}_{2WC_{GS0}}$$



$$C_{GS0} = W \cdot X_d \cdot C_{OX} + C_{fring} = WC_{GS0}$$



V_s e V_D fissate $\rightarrow$
 C_{SB} e C_{DB} non importanti

	C_{GB}	C_{GS_c}	C_{GD_c}
OFF	$C_{OX} \cdot WL$	0	0
TRIODO	0	$\frac{1}{2} C_{OX} \cdot WL$	$\frac{1}{2} C_{OX} \cdot WL$
SATURAZ.	0	$\frac{2}{3} C_{OX} \cdot WL$	0

Dunque: $C_{INV} \cong C_{pMOS} + C_{nMOS}$

$$\cong S_n(1 + \alpha)C_{M1}$$

DIMOSTRAZIONE

$$C_{IN} = C_p + C_N$$

$$= \frac{W_n}{L} (L^2 C_{ox} + 2L C_{GSO}) + \frac{W_p}{L} (L^2 C_{ox} + 2L C_{GSO})$$

$$\left(\begin{array}{l} S_n = \frac{W_n}{L} \\ S_p = \frac{W_p}{L} \end{array} \right)$$

$$\rightarrow = (S_n + S_p) (L^2 C_{ox} + 2L C_{GSO})$$

$$= S_n(1 + \alpha) (L^2 C_{ox} + 2L C_{GSO})$$

$$L = L_{MIN} \rightarrow = S_n(1 + \alpha) C_{M1}$$

$$C_{M1} = L_{MIN}^2 \cdot C_{ox} + 2L_{MIN} \cdot C_{GSO}$$


C_{IN} di tr. con $W=L=L_{MIN}$

Calcoliamo il tempo di commutazione dell'invertitore definito come:

tempo necessario affinché a fronte di una commutazione *istantanea* della tensione di ingresso (da 0V a V_{DD} , o viceversa), il nodo di uscita compia un'escursione del 90%.


Assumiamo anche che:

- Il carico sia un condensatore a capacità costante
- Per semplificare i calcoli trascuriamo la modulazione di I_{DS} (di saturazione) da V_{DS} ($\lambda=0$)



$$q = C \cdot V \rightarrow \frac{dq}{dt} = C \cdot \frac{dV}{dt} + V \cdot \frac{dC}{dt} \rightarrow i = C \cdot \frac{dV_o}{dt} \quad (1) \quad dt = \frac{C \cdot dV_o}{I_{pMOS}}$$

t_r = tempo di salita: affinché l'uscita passi da tensione di 0V al valore $V_{OHmin} = 0.9V_{DD}$



$$(3) \quad t_r = C_L \int_{-V_{DD}}^{V_{OHmin}-V_{DD}} \frac{dV_{DS}}{I_{pMOS}} = C_L \frac{2F \left(\frac{V_T}{V_{DD}} \right)}{\beta_p V_{DD}}$$

$$\beta_p = S_p \cdot \beta_p'$$

$$V_o - V_{DS} = V_{DD} \rightarrow (2) \quad dV_o = dV_{DS}$$

$$V_o = V_{DS} + V_{DD}$$

$$\left. \begin{array}{l} V_o = 0 \text{ (tr. spento)} \\ \downarrow \\ V_{DS} = V_{DD} \end{array} \right\} \rightarrow \text{estremi di integrazione}$$

$$t_{\text{propagazione totale}} = \frac{t_{\text{salita}} + t_{\text{discesa}}}{2}$$

$$t_p = \frac{t_r + t_f}{2} = C_L \frac{1}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

$$S = \frac{S}{\Omega} [\Omega]$$

$$S = F \cdot [?]$$

$$Q = CV \quad \frac{C}{S} = A$$

$$F = C/V = \frac{SA}{V} = \frac{S}{\Omega}$$

Definiamo la **resistenza efficace** dell'invertitore come:

$$R_{INV} = \frac{1}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

$$= \frac{1}{V_{DD}} \left(\frac{2}{\beta'_n S_n} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

$$\beta_n = \beta_p$$

β_n conducibilità intrinseca

V_T tensione di soglia

V_{DD} tensione di alimentazione

S_n dimensionamenti assoluti

Dipende da parametri tecnologici e dimensionamenti:

- ☐ conducibilità intrinseca β'_n
- ☐ tensione di soglia V_T
- ☐ tensione di alimentazione V_{DD}
- ☐ dimensionamenti S_n , S_p
- ☐ come definiamo estinzione transitorio

dunque

$$t_p = R_{INV} C_L$$

$$= \underbrace{R_{INV} C_{INV}}_{\text{parametro tecnologico}} \left(\frac{C_L}{C_{INV}} \right)$$

è un parametro tecnologico che **non dipende** dal dimensionamento assoluto S ma solo da quello relativo α

$$t_p = t_{p0} \left(\frac{C_L}{C_{INV}} \right)$$

$$t_p = C_L \cdot R_{INV}$$

$$= C_L \cdot R_{INV} \cdot \frac{C_{INV}}{C_{INV}}$$

$$= \underbrace{R_{INV} \cdot C_{INV}}_{\text{parametro tecnologico}} \left(\frac{C_L}{C_{INV}} \right)$$

$$\frac{2F \left(\frac{V_T}{V_{DD}} \right)}{S_n \cdot \beta_n' \cdot V_{DD}}, S_n (1+\alpha) C_{M1} = \frac{2F \cdot (1+\alpha)}{\beta_n' \cdot V_{DD}} \cdot C_{M1}$$

non dipende dai dimensionamenti


t_{p0} è un tempo **caratteristico della tecnologia** (dipende da β_n' , V_T , V_{DD} , da come definisco l'esaurimento di un **transitorio**) e **corrisponde al ritardo di un invertitore che ha $C_L = C_{INV}$ assumendo trascurabili la capacità parassite del transistor stesso viste ad nodo di uscita**

Il ritardo è stato quindi separato in:

- ❑ Un termine tecnologico t_{p0}
- ❑ Un termine che dipende dal dimensionamento attraverso C_{INV}

Nella metodologia del *Logical Effort*, i ritardi da considerare sono quelli di **caso peggiore**, inoltre si suppone che i gate siano **simmetrici** quindi con tempi di salita e di discesa uguali ($t_r = t_f$)

Per il generico gate definiamo la **resistenza equivalente della rete di pull-down** come:
$$R_t = \frac{2F \left(V_T / V_{DD} \right)}{\beta'_n S_{n,eq} V_{DD}}$$



dove ricordiamo che si suppone

$$S_{n,eq} \beta'_n = S_{p,eq} \beta'_p$$

per avere $t_r = t_f$ (di caso peggiore) se


$$V_{Tn} = |V_{Tp}| = V_T$$

Introduciamo un po' di simbologia:

C_t : capacità di ingresso del generico gate logico

C_{pt} : capacità parassita al nodo di uscita prodotto dai transistori del gate che sto considerando a causa di: capacità di giunzione C_{DB} , da

C_{OUT} : capacità di uscita dovuta solamente ai gate connessi a valle del gate logico in esame (non comprende capacità di uscita del gate in esame!)



no 2,3 $\rightarrow R_t$ resistenza equivalente

Il generico ritardo diventa: $t_p = R_t C_{OUT} + R_t C_{pt}$

$$\begin{aligned}
 &= R_t C_t \left(\frac{C_{OUT}}{C_t} \right) + R_t C_{pt} \\
 &= t_{p0} \left[\frac{R_t C_t}{R_{INV} C_{INV}} \left(\frac{C_{OUT}}{C_t} \right) + \frac{R_t C_{pt}}{R_{INV} C_{INV}} \right]
 \end{aligned}$$

R_t R_{uscita} C_t $C_{ingresso}$ generico gate C_{pt} capacità parassita

$$t_p = t_{p0} \left[\underbrace{\frac{R_t C_t}{R_{INV} C_{INV}}}_{\text{LOGICAL EFFORT}} \underbrace{\left(\frac{C_{OUT}}{C_t} \right)}_{\text{ELECTRICAL EFFORT}} + \underbrace{\frac{R_t C_{pt}}{R_{INV} C_{INV}}}_{\text{PARASITIC EFFORT}} \right]$$

LOGICAL EFFORT ELECTRICAL EFFORT PARASITIC EFFORT

g

h

p

$$t_{p0} = R_{INV} \cdot C_{INV}$$

$$t_p = t_{p0}(gh + p)$$

$$t_p = t_{p0}(gh + p)$$


NOTE:

- ❑ C_t è $\propto$ dimensionamento $S_{n,eq}$ (o $S_{p,eq}$)
 - ❑ R_t è $\propto^{-1}$ dimensionamento $S_{n,eq}$ (o $S_{p,eq}$)
- 
- $R_t C_t$ non dipende dal dimensionamento assoluto
Lo stesso vale per il termine $R_t C_{pt}$
-
- ❑ Ne deriva che *logical effort* (g) e *parasitic effort* (p) **non dipendono** dal dimensionamento assoluto dei transistori (al limite da quello relativo che consente di avere tempi di ritardo di caso peggiore di salita e di discesa uguali)
 - ❑ L'*electric effort* (h) dipende dal dimensionamento attraverso C_t
 - ❑ t_{p0} è un ritardo di riferimento in relazione al quale possiamo definire un ritardo normalizzato del gate che stiamo considerando


Parasitic Effort di un invertitore

$$p = \frac{R_t C_{pt}}{t_{p0}} \xrightarrow{\text{caso di inverter}} p = \frac{R_{INV} C_{pINV}}{t_{p0}}$$

Calcoliamo $C_{pINV} \rightarrow$ essa dipende da C_{GD} e C_{DB}





$$R_{DD} = 1 - \frac{V_T}{V_{DD}}$$



$$C_{eq1} = 2(W_n \cdot C_{GS0} + W_p \cdot C_{GS0}) + \frac{1}{2} [W_n \cdot L_n + W_p \cdot L_p] C_{ox} \cdot R_{DD}$$


$\uparrow$
 L_0




$$C_{eq2} = K_{eq} \cdot W \cdot L_s \cdot C_{j0}$$

$\parallel$
 L_D di solito


$$C_{pINV} = C_{eq1} + C_{eq2n} + C_{eq2p}$$



$$C_{eq1} = 2(W_n C_{GS0} + W_p C_{GS0}) + \frac{1}{2} [W_n L_n + W_p L_p] C_{ox} R_{DD}$$



$$C_{eq2} = K_{eq} W L_S C_{j0}$$



$$\begin{aligned} C_{pINV} &= C_{eq1} + C_{eq2,n} + C_{eq2,p} \\ &= 2(W_n C_{GS0} + W_p C_{GS0}) + \frac{1}{2} [W_n L_n + W_p L_p] C_{ox} R_{DD} + K_{eq} (W_n + W_p) L_S C_{j0} \end{aligned}$$

- ❑ assumendo che $L_n = L_p = L_{min}$
- ❑ raccogliamo W/L
- ❑ sapendo che $S_n = W_n/L$ e $S_p = W_p/L$
- ❑ e che $S_p = \alpha S_n$

$$C_{pINV} = S_n (1 + \alpha) \underbrace{\left(2C_{GS0} L_{MIN} + \frac{1}{2} C_{ox} R_{DD} L_{MIN}^2 + K_{eq} L_{S,D} C_{j0} L_{MIN} \right)}$$

C_{p1} : capacità parassita prodotta al nodo di uscita dell'invertitore da transistori con dimensioni minime $W=L=L_{MIN}$

$$C_{pINV} = S_n (1 + \alpha) C_{p1}$$

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate NAND


NOTE sui gate realizzati in tecnologia CMOS:

- ❑ Se l'uscita è 1(0) la rete di pull-down(pull-up) è spenta → $V_{OL}=0V$ e $V_{OH}=V_{DD}$
- ❑ In condizioni stazionarie solo la rete di pull-up (-down) è accesa/spenta (spenta/accesa) → consumo di potenza nulla in condizioni stazionarie
- ❑ Funzioni logiche sono «calcolate» sia da reti di pull-up che di pull-down → gate CMOS con fan-in N ha solitamente 2N MOSFETS (non sempre, si veda il caso del gate XOR)
- ❑ Anche se nelle reti di pull-down e pull-up ci sono transistori in serie/parallelo questo non complica lo studio dei valori V_{OL} e V_{OH} → determinati solo dallo stato di accensione/spegnimento e non dalla conducibilità dei MOSFET

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate NAND₂

NAND a 2
ingressi


$$F(A, B) = \overline{AB} \xrightarrow{\text{de Morgan}} \bar{A} + \bar{B}$$



step 1) imporre simmetria $t_f = t_r$ di caso peggiore

ricordiamo che:

- se trascuriamo effetto body ($\gamma = 0$)
- se assumiamo conduttanza di uscita in saturazione nulla ($\lambda = 0$)




$$S_{eq} = \frac{1}{1/S_1 + 1/S_2}$$

$$S_{p,NAND} = \frac{\epsilon}{2} S_{n,NAND}$$

$$\epsilon = \frac{\beta_n'}{\beta_p'} > 1 \quad \mu_n > \mu_p$$

DIMOSTRAZIONE



DIMOSTRAZIONE

$$S_{neq} = \frac{S_{NAND}}{2}$$

$$S_{peq} = S_{NAND}$$

$t_f = t_r$ di caso peggiore

$$t_f = \frac{2C_L}{V_{DD}} \frac{F(-)}{\beta_m' S_{neq}} = \frac{2C_L}{V_{DD}} \frac{F(-)}{\beta_m' \frac{S_{NAND}}{2}}$$

$$t_r = \frac{2C_L}{V_{DD}} \frac{F(-)}{\beta_p' S_{peq}} = S_{NAND}$$

$$\text{se } t_f = t_r \rightarrow \beta_m' S_{neq} = \beta_p' S_{peq}$$

$$S_{NAND} = \frac{S_{NAND}}{2} \left(\frac{\beta_m'}{\beta_p'} \right) = S_{NAND} \frac{\epsilon}{2} \rightarrow \alpha = \frac{S_{NAND}}{S_{NAND}} = \frac{\epsilon}{2}$$

per rendere simmetrici i ritardi di caso peggiore, dovremmo dimensionare i PMOS di modo che $S_p = \frac{\epsilon}{2} S_n$

Affinché i ritardi di caso peggiore del gate NAND siano uguali a quelli di un invertitore con dimensionamento S_{NAND} dobbiamo avere

$$\begin{cases} S_{NAND} = 2 S_{inv} \\ S_{NAND} = \epsilon S_{inv} \end{cases}$$

step 2) grazie al dimensionamento relativo trovato in step1), calcoliamo la capacità di ingresso

$$C_{t,NAND} = S_{n,NAND} \left(1 + \frac{\varepsilon}{2}\right) C_{M1}$$

DIMOSTRAZIONE

$$C_{t,NAND} = S_{m,NAND} (1 + \alpha_{NAND}) C_{M1}$$

$$= S_{m,NAND} \left(1 + \frac{\varepsilon}{2}\right) C_{M1}$$

generalizzando al caso con $f_{m-in} = m$: $\alpha_{NAND} = \frac{\varepsilon}{m}$

$$C_{t,NAND} = S_{m,NAND} \left(1 + \frac{\varepsilon}{m}\right) C_{M1}$$

per avere lo stesso ritardo di un invertitore con dimensionam.
 S_{minv} , la capacità di ingresso del gate NAND

$$C_{t,NAND} = m S_{minv} \left(1 + \frac{\varepsilon}{m}\right) C_{M1}$$


$$= S_{minv} (m + \varepsilon) C_{M1}$$

se $m=2$
 $\varepsilon=2 \rightarrow C_{inv} = 3 S_{minv} C_{M1}$
 $C_{t,NAND} = 4 S_{minv} C_{M1} = \frac{4}{3} C_{inv}$

step 3) calcoliamo la capacità parassita al nodo di uscita del gate NAND

$$C_{p,NAND} = S_{n,NAND}(1 + \varepsilon)C_{p1}$$

DIMOSTRAZIONE



ho 2 pMOS nel nodo di uscita: $C_{pNANDp} = 2 S_{pNAND} C_{p1}$
 ho 1 nMOS nel nodo di uscita: $C_{pNANDn} = S_{nNAND} C_{p1}$

$$\rightarrow C_{pNAND} = (S_{nNAND} + 2 S_{pNAND}) C_{p1}$$

ma $S_{pNAND} = \frac{\varepsilon}{2} S_{nNAND}$

$$= S_{nNAND} \left(1 + 2 \frac{\varepsilon}{2} \right) C_{p1}$$

$$C_{pNAND} = S_{nNAND} (1 + \varepsilon) C_{p1}$$


non dipende dal fanin

$C_{ingresso}$ dipende,
cresce all'aumentare
del N di ingressi

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate XOR₂

come se fossero 4 ingressi

step 1) imporre simmetria $t_f = t_r$ di caso peggiore



$$S_{p,XOR} = \varepsilon S_{n,XOR}$$

capacità di ingresso

$$C_{t,XOR} = S_{n,XOR}(1 + \varepsilon)C_{M1}$$

capacità parassita

$$C_{p,XOR} = 2S_{n,XOR}(1 + \varepsilon)C_{p1}$$

GATE in SCALA

Modello di ritardi visto fin'ora prevede che il generico gate sia caratterizzato da 3 parametri:

$$R_t, C_t, C_{pt}$$

(c'è poi C_{OUT} che dipende solamente da quello che sta a valle del gate)


In questo modo si definiscono:

- *Logical Effort g*
- *Parasitic Effort p*
- *Electrical Effort h*

In presenza di una versione scalata del gate in cui **tutti** i dimensionamenti dei MOSFET vengono moltiplicati per K_{sc} e si avrà:

- $C_{in} = K_{sc} C_t$
- $R_i = R_t / K_{sc}$
- $C_{pi} = K_{sc} C_{pt}$

Inoltre $t_p = R_i (C_{out} + C_{pi})$



K_{sc} scaling

Cerchiamo di capire come e se il ritardo del gate scalato è legato in modo semplice al gate di riferimento

$$C_{pi} = C_{IN} = K_{sc} C_t$$

$$t_p = R_i (C_{out} + C_{pi})$$

$$= \frac{R_t}{K_{sc}} (C_{out} + C_{pi}) \frac{C_{in}}{C_{in}}$$

$$= \frac{R_t}{K_{sc}} C_{out} \frac{\cancel{K_{sc}} C_t}{C_{in}} + \frac{R_t}{\cancel{K_{sc}}} \cancel{K_{sc}} C_{pt}$$

moltiplico e divido per $t_{p\phi} = R_{in} C_{in}$

$$= \left(R_t C_t \frac{C_{out}}{C_{in}} + R_t C_{pt} \right) \frac{t_{p\phi}}{R_{in} C_{in}}$$

$$= t_{p\phi} \left(\underbrace{\frac{R_t C_t}{R_{in} C_{in}}}_g \underbrace{\frac{C_{out}}{C_{in}}}_{\frac{h}{K_{sc}} = h'} + \underbrace{\frac{R_t C_{pt}}{R_{in} C_{in}}}_P \right)$$

$$= t_{p\phi} (g h' + P)$$

il dimensionamento sta sob qui

$$t_{p,K} = t_{p0}(gh' + p)$$

Da questo risultato si deduce che, fissata una topologia di gate CMOS e definiti i vincoli che garantiscono $t_r = t_f$ di caso peggiore:

- ❑ g e p non dipendono dai dimensionamenti assoluti $\rightarrow$ cioè se tutti i dimensionamenti sono moltiplicati per K_{sc} , g e p non cambiano rispetto al caso con $K_{sc}=1$
- ❑ L'*electrical effort* h è inversamente proporzionale a K_{sc}

Fissati:

- ❑ La topologia del gate CMOS
- ❑ I relativi dimensionamenti

→ si può calcolare C_{IN} e, nota C_{OUT} (che dipende da eventuali gate connessi a valle/interconnessioni, dal carico in generale ma **non** dalle capacità parassite del gate stesso sul nodo di uscita) si può calcolare *l'electrical effort* h del gate (che dipende dai dimensionamenti)

A differenza di h , g rappresenta l'effetto della topologia sul ritardo del circuito e non del dimensionamento dei transistori


Summary

$$t_p = t_{p0} \left[\underbrace{\frac{R_t C_t}{R_{INV} C_{INV}}}_{\text{LOGICAL EFFORT } g} \underbrace{\left(\frac{C_{OUT}}{C_t} \right)}_{\text{ELECTRICAL EFFORT } h} + \underbrace{\frac{R_t C_{pt}}{R_{INV} C_{INV}}}_{\text{PARASITIC EFFORT } p} \right]$$

$$t_p = t_{p0}(gh + p)$$

Equazione fondamentale per il metodo del *logical effort* che mostra linearità del ritardo con C_{OUT}

- t_{p0} è il ritardo di un inverter caricato dalla sua capacità di ingresso (senza parassiti né capacità esterne)
- g e p : fissata topologia e vincoli su dimensionamenti relativi di nMOS e pMOS che garantiscono $t_f = t_r$ (di caso peggiore) → dipendono dalla tecnologia (β'_n , V_T , V_{DD} , da come definisco l'esaurimento di un transitorio) e non dai dimensionamenti assoluti
- L'*electric effort* (h) dipende dal dimensionamento attraverso C_t



Summary

In presenza di una versione scalata del gate in cui **tutti** i dimensionamenti dei MOSFET vengono moltiplicati per K_{sc} e si avrà:

- $C_{in} = K_{sc} C_t$
- $R_i = R_t / K_{sc}$
- $C_{pi} = K_{sc} C_{pt}$

$$t_{p,K_{sc}} = t_{p0}(gh' + p)$$

$$\text{con } h' = h / K_{sc}$$

Da questo risultato si deduce che, fissata una topologia di gate CMOS e definiti i vincoli che garantiscono $t_r = t_f$ di caso peggiore:

- ❑ g e p non dipendono dai dimensionamenti assoluti $\rightarrow$ cioè se tutti i dimensionamenti sono moltiplicati per K_{sc} , g e p non cambiano rispetto al caso con $K_{sc}=1$
- ❑ L'*electrical effort* h è inversamente proporzionale a K_{sc}

$R_{\text{worst-case}}$

Calcolo del *logical effort* $g = \frac{R_t \cdot C_t}{R_{INV} \cdot C_{INV}}$

Dunque si può dire che:

$$g = \frac{C_t}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$

cioè g è il rapporto C_t su C_{INV} se dimensiono il gate affinché abbia la stessa resistenza equivalente dell'inverter di riferimento → cioè se eroga la stessa corrente di uscita dell'inverter di riferimento

oppure:


$$g = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_t = C_{INV}$$

cioè g è il rapporto R_t su R_{INV} se dimensiono il gate affinché abbia la stessa capacità di ingresso dell'inverter di riferimento

(è possibile calcolare g in entrambi i modi)

ESEMPIO: Gate NAND con fan-in=«n»

metodo 1) Usiamo definizione di g che richiede di uguagliare le correnti di uscita del gate NAND con quelle dell'invertitore di riferimento con dimensionamento S_{INV}




DIMOSTRAZIONE

$$R_t = \frac{2F}{V_{DD} \cdot \beta'_n \cdot S_{req}}$$

$$S_{req} = S_n / n$$

$$R_{INV} = \frac{2F}{V_{DD} \cdot \beta'_n \cdot S_{n,INV}}$$

$$R_t = R_{INV} \leftrightarrow S_n = n \cdot S_{n,INV}$$



$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon} \leftrightarrow R_t = R_{INV}$$

$$t_r = t_f |_{\text{worst case}}$$


$$\beta'_p \cdot S_{p,eq} = \beta'_n \cdot S_{n,eq}$$

$$\frac{S_p}{S_n} = \alpha = \frac{\varepsilon}{n}$$

$C_{t,NAND}$ = capacità d'ingresso della NAND (1 ingresso logico)

$$I_{NAND} = \frac{(S_n + S_p) \cdot \mu_1}{S_{n,INV} \cdot (1 + \alpha) \cdot \mu_1}$$

$$= \frac{S_n (1 + \alpha)}{S_{n,INV} (1 + \varepsilon)} = n \cdot \frac{(1 + \frac{\varepsilon}{n})}{1 + \varepsilon} = \frac{n + \varepsilon}{1 + \varepsilon}$$




$$V_{SB} > 0$$


$$\psi_{source} = V_{SB} + \psi_e$$

$$n_s = n_{source} \cdot e^{\left(\frac{\psi_s - \psi_{source}}{k_B \cdot T} \right)}$$

$$V_T = V_{T0} + 2 \left[\sqrt{\psi_s} + V_{SB} - \sqrt{\psi_{s,logica}} \right]$$



$\log(n_{sup})$ oppure $\log(p_{sup})$




RIPASSO
EFFETTO
BODY

$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

$$\varepsilon = \frac{\beta_n'}{\beta_p'} > 1$$

Si nota che g-NAND:

- ❑ Non dipende da dimensionamenti assoluti → perciò neanche dal dimensionamento dell'inverter di riferimento
- ❑ Dipende dalla tecnologia attraverso $\varepsilon = \beta_n' / \beta_p'$
- ❑ Dal fan-in attraverso «n»



$$C_{tA} = (2 \cdot S_n + S_p) C_{M1} = S_n (2 + \alpha) C_{M1}$$

ESEMPIO: Gate NAND con fan-in=«n»

metodo 2) Usiamo definizione di g che richiede di uguagliare la capacità di ingresso del gate con quella dell'inverter di riferimento

$$g_{NAND} = \frac{R_t}{R_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon} \longleftrightarrow C_t = C_{INV}$$

DIMOSTRAZIONE

$$\left. \begin{aligned} C_t &= S_{NAND} \left(1 + \frac{\varepsilon}{n}\right) \cdot C_{M1} \\ C_{INV} &= S_{INV} (1 + \varepsilon) C_{M1} \end{aligned} \right\} S_{NAND} = \frac{n(1 + \varepsilon)}{n + \varepsilon} \cdot S_{INV}$$

$$g = \frac{R_t}{R_{INV}} = \frac{\cancel{2F}}{\cancel{V_{DD} \cdot \beta_n' \cdot S_{NAND}} \cdot \frac{S_{NAND}}{n}} \cdot \frac{\cancel{V_{DD} \cdot \beta_n' \cdot S_{INV}}}{\cancel{2F}} = \frac{S_{INV}}{S_{NAND}/n} = \frac{\cancel{S_{INV}} \cdot (n + \varepsilon)}{\cancel{S_{INV}} \cdot \cancel{n(1 + \varepsilon)}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

ESEMPIO: Gate NOR con fan-in=«n»

DIMOSTRAZIONE

$t_f = t_r$


$\underbrace{S_{peq}}_{S_{p/n}} \cdot \underbrace{\beta'p}_{S_n} = \underbrace{S_{neq}}_{S_n} \cdot \beta'h \rightarrow \frac{S_p}{S_n} = \underbrace{\frac{\beta'h}{\beta'p}}_E \cdot n = \alpha = \epsilon_n$

$R_t = R_{INV}$
 $S_n = S_{INV}$

$$g_{NOR} = \frac{S_{nNOR} (1 + \alpha_{NOR}) C_{M1}}{S_{nINV} (1 + E) C_{M1}} = \frac{S_{INV} (1 + \epsilon_n)}{S_{INV} (1 + E)}$$

$$g_{NOR} = \frac{C_t}{C_{INV}} = \frac{1 + n\epsilon}{1 + \epsilon}$$

$S_{INV} = S_{nINV}$



$\frac{\beta'_n}{\beta'p'} = \epsilon = 2$

$NAND_2 \rightarrow g = \frac{4}{3}$
2 ingressi

$NAND_3 \rightarrow g = 5/3$

$NOR_2 \rightarrow g = 5/3$

$NOR_3 \rightarrow g = 7/3$

$t = t_{po} (g_h + p)$

CMOS
vantaggiosa
per i NAND gate

$g_{NOR_n} > g_{NAND_n}$

con CMOS complementare

ESEMPIO: Gate XOR a 2 ingressi

$$F = \bar{A}B + \bar{B}A = \text{PU}(\bar{A}, \bar{B}) = \bar{A}B + \bar{B}A = \overline{AB + \bar{B}\bar{A}} = \overline{PD(A, B)}$$

$$g_{XOR} = 2$$

DIMOSTRAZIONE


$$g_{XOR} = \frac{C_t}{C_{inv}} \leftrightarrow R_t = R_{inv}$$

$$t_f = t_r / \text{worst case}$$


$$\beta_p' \cdot \frac{S_{pXOR}}{2} = \beta_n' \cdot \frac{S_{nXOR}}{2} \rightarrow \frac{S_p}{S_n} = \epsilon = \alpha$$

$$\beta_n' \cdot \frac{S_n}{2} = \beta_n' \cdot S_{inv} \rightarrow S_{nXOR} = 2 S_{inv}$$

$$\frac{S_{nXOR} (1 + \alpha_{XOR}) C_{M1}}{S_{inv} (1 + \epsilon) C_{M1}} = \frac{2 S_{inv} (1 + \epsilon)}{S_{inv} (1 + \epsilon)} = 2$$



La capacità parassita sul nodo di uscita cresce con il numero di ingressi → *parasitic effort*



Parasitic Effort p

E' il contributo al ritardo di un gate dovuto a capacità parassita sul nodo di uscita prodotta dai transistori dello stesso gate

Abbiamo già visto che p non dipende dai dimensionamenti assoluti dunque:

- tutti i gate con medesima topologia e stessi vincoli sui dimensionamenti di nMOS e pMOS hanno stesso valore di p

Calcolo di p :

$$p = \frac{C_{pt}}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$

$$p = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_{pt} = C_{INV}$$


In entrambi i casi dobbiamo tenere conto della capacità parassita sul nodo di uscita

Quali sono le capacità che contribuiscono a p?

- ❑ Capacità parassite C_{GDp}
- ❑ Capacità di giunzione C_{DB}
- ❑ Capacità di canale C_{GDC}

Trascureremo l'ultimo contributo (capacità di canale) ai fini di:

- ❑ Ottenere espressioni analitiche compatte
- ❑ La capacità di canale dipende dal regime di funzionamento ed è complicato, nel caso di molti gate, tenere in conto il loro contributo sul nodo di uscita.



n_p = numero di tr. connessi sul nodo d'uscita

DERIVAZIONE DI p

$$C_{pt} = \sum_{i=1}^{n_p} C_{GDeq_i} + C_{DBeq_i}$$

$$= \sum 2W_i \cdot C_{Gso} + W_i \cdot \underbrace{L_{SD_i}}_{\substack{\text{Lung.} \\ \text{regioni} \\ \text{Source} \\ \text{e Drain} \\ \text{(sono =)}}} \cdot C_{jo} \cdot K_{eq}$$


ASSUMO $L_{SD_i} = L_s \forall i$
 $L = L_{min}$

$$= \sum W_i (2C_{Gso} + L_s \cdot C_{jo} \cdot K_{eq})$$

$$S_i = \frac{W_i}{L_{min}} \Rightarrow = \sum S_i \cdot L_{min} \cdot (2C_{Gso} + L_s \cdot C_{jo} \cdot K_{eq})$$

$$C_{pt} = \sum_{i=1}^{n_p} S_i \cdot C_{p1}$$

C_{p1} contributo a C_{pt}
di un MOSFET con
 $W=L=L_{min}$ (non considero
capacità di
canale)



$R_t = R_{INV} \rightarrow$

$$p = \frac{\sum S_i \cdot C_{p1}}{S_{INV} (1+E) C_{M1}}$$

||


$$\frac{C_{pt}}{C_{INV}}$$

se $R_t = R_{INV}$

$$\left(t_{osc} \approx \frac{1}{2} R_{ov} \cdot C_{ox} \cdot L_{min} \right)$$

Dunque se $R_t = R_{INV}$

$$p = \frac{\sum_{i=1}^{n_p} S_i C_{p1}}{S_{INV}(1 + \varepsilon) C_{M1}}$$



$$S_{n_{INV}} + S_{p_{INV}}$$

$$S_{n_{INV}} [1 + \varepsilon]$$

Analizziamo il caso più semplice: il calcolo di p dell'invertitore $\rightarrow$ infatti per definizione in quel caso si ha che

$$R_t = R_{INV}$$

$$p_{INV} = \frac{S_{INV}(1 + \varepsilon) C_{p1}}{S_{INV}(1 + \varepsilon) C_{M1}} = \frac{C_{p1}}{C_{M1}} = \frac{L_{MIN}(2C_{GS0} + L_S C_{j0} K_{eq})}{L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0}}$$


↳ solo se $\frac{C_{j0}}{L_S}$ grandi

Generalizzando al caso di gate CMOS diversi dall'invertitore

$$p_{GATE} = \frac{\sum_{i=1}^{n_p} S_i C_{p1}}{S_{INV}(1 + \varepsilon) C_{M1}} p_{INV}$$
$$= \frac{\sum_{i=1}^{n_p} S_i}{S_{INV}(1 + \varepsilon)} p_{INV}$$

❑ Ricordiamo che questo modello approssimato trascura le capacità intrinseche di canale

Calcolo del *parasitic effort* in $NAND_n$



$$P_{NAND} = \frac{C_{pt}}{C_{INV}}$$

se $R_t = R_{INV} \rightarrow S_{NAND} = n \cdot S_{INV}$


$h_p: t_i = t_f \rightarrow S_{PNAND} = \frac{\epsilon}{n} \cdot S_{NAND}$

$$= \epsilon \cdot S_{INV}$$

$$= \sum_{i=1}^n S_i$$

$$P_{INV} = \frac{S_{NAND} + n \cdot S_{PNAND}}{S_{INV} (1 + \epsilon)} \quad P_{INV} = n \cdot P_{INV}$$

NOR_n



$$P_{NOR} = \frac{n \cdot S_{NOR} + S_{PNOR}}{S_{INV} (1 + \epsilon)} \cdot P_{INV}$$

$$\left\{ \begin{array}{l} \beta'_p \cdot \frac{S_{PNOR}}{n} = \beta'_n \cdot S_{NOR} \quad (t_r = t_f) \\ S_{NOR} = S_{INV} \end{array} \right.$$

$$P_{NOR_n} = P_{NAND_n}$$


$$g_{NAND_n} < g_{NOR_n}$$

$NAND$ più
veloce
della NOR

p_{NAND} e p_{NOR} aumentano linearmente con il fan-in


$$p_{NAND} = p_{NOR} = n \cdot p_{INV}$$

- ❑ attraverso simulazioni si vede che l'aumento è più che lineare con il fan-in
 - ❑ Infatti un ruolo importante è dato anche dalle capacità parassite sui nodi interni delle reti di pull-up e pull-down
 - ❑ In questi calcoli analitici si trascura anche il fatto che la conduzione nei transistori dipende dall'effetto body (per cui la tensione di soglia cambia quando $V_S \neq V_B$)
- ❑ in aggiunta al punto precedente, per il calcolo del *parasitic effort* si dovrebbe anche tenere in considerazione l'ordine di commutazione dei MOSFET che costituiscono il gate:



commutazione su 1
scarico solo C_L

se ingresso critico
invece è sul nodo 3
transizione ↘
scarico C_{123}



Ottenere formule analitiche compatte per il *parasitic effort* p è complicato. C'è però da dire che la procedura di minimizzazione del ritardo in presenza di una serie di gate non coinvolgerà il *parasitic effort* dei gate

ottimizzazione non coinvolge p

Ricapitolando:

- ❑ Il dimensionamento relativo degli nMOS e pMOS (α) viene fissato dalla condizione di tempi di salita e discesa uguali di caso peggiore


$$t_r = t_f \text{ worst case} \rightarrow \alpha$$

- ❑ La topologia del gate (tipo di gate logico, fan-in, ...) e il dimensionamento relativo α determinano il valore di
 - ❑ *logical effort* g
 - ❑ *parasitic effort* p

$\downarrow$
 p, g

- ❑ L'ottimizzazione dei ritardi che seguirà è legata alle transizioni di caso peggiore da cui derivano le espressioni per i dimensionamenti relativi, le espressioni di g , h e p .
 - ❑ Se c'è un percorso di segnale nel quale il gate ha una transizione che non è quella di caso peggiore, non possiamo usare i parametri del *logical effort* calcolati nell'ipotesi di transizioni di salita e discesa di caso peggiore

Ritardo di due gate in cascata



$$t_p = t_{p0}(g_1 h_1 + p_1) + t_{p0}(g_2 h_2 + p_2)$$

$$= t_{p0}(g_1 h_1 + g_2 h_2 + p_1 + p_2)$$

$\underbrace{\hspace{10em}}$

P : path parasitic effort

$$h_1 = \frac{C_{OUT}}{C_t} = \frac{C_{IN2}}{C_{IN1}}$$

$$h_2 = \frac{C_{OUT}}{C_{IN2}}$$

- ❑ obiettivo: minimizzare il ritardo
- ❑ Assumiamo note le topologie dei gate
→ g_1 e g_2 note
- ❑ Assumiamo che il primo stadio sia a dimensionamento fissato
→ C_{IN1} (e S_{n1}) è fissata
→ h_1 non è fissato e varia con C_{IN2}

$$h_1 = \frac{C_{IN2}}{C_{IN1}} \leftarrow \text{fissato}$$

$$h_1 = \frac{C_{OUT}}{C_t} = \frac{C_{IN2}}{C_{IN1}}$$

$$h_2 = \frac{C_{OUT}}{C_{IN2}}$$

□ Definiamo una nuova quantità: *Path electrical effort: H*

$$H \triangleq h_1 h_2 = \frac{C_{IN2}}{C_{IN1}} \cdot \frac{C_{OUT}}{C_{IN2}} = \frac{C_{OUT}}{C_{IN1}}$$

dato noto se dimensionamento del gate 1 è fissato

■ Due ipotesi:

□ dimensioniamo il gate 2 di modo che sia grande (cioè S_2 grande)

□ dimensioniamo il gate 2 di modo che sia piccolo (cioè S_2 piccolo)

$\rightarrow R$ in uscita dal gate 2 crolla $\rightarrow$ veloce nel pilotare ingresso a valle
 $\rightarrow C_{IN2}$ grande $\rightarrow$ gate 1
 È difficile a pilotare gate a valle
 $\rightarrow$ facilito gate 1 con C_{IN2} bassa ma gate 2 fatica a pilotare capacità di carico a valle

$$t_p = t_{p0} \left(g_1 h_1 + g_2 \frac{H}{h_1} + P \right)$$

Minimizzare t_p vuol dire calcolare $\frac{\partial t_p}{\partial h_1} = 0$

Perché minimizzare solamente rispetto a h_1 ?

- Sappiamo che H è un dato noto del problema
- g_1 e g_2 dipendono dalla topologia dei gate ma non dal dimensionamento
- P dipende da p_1 e p_2 ma questi dipendono SOLO dalla topologia e vincolo sui dimensionamenti relativi α
- $\rightarrow$ l'unico parametro libero è h_1

$$\frac{\partial t_p}{\partial h_1} = t_{p0} \left(g_1 - g_2 \frac{H}{h_1^2} \right) = 0 \quad \xrightarrow{\text{yields}} \quad g_1 h_1 = g_2 h_2$$

$$t_p \text{ minimo} \Leftrightarrow \cancel{t_i} = \cancel{t_i} \quad \forall i$$

Introduciamo una nuova entità: f : Stage Effort

$$f \triangleq gh$$

- Ritardo minimo quando *stage effort* f sono uguali

→ Non vuol dire che i ritardi dei due gate siano gli stessi!

$$t_{p0} \left(\underbrace{f + p_1}_{g_1 \cdot h_1} + \underbrace{f + p_2}_{g_2 \cdot h_2} \right)$$

- Introduciamo altre nuove entità:

Path Logical Effort : G

$$G \triangleq g_1 g_2$$

Path Effort : F

$$F \triangleq (g_1 h_1)(g_2 h_2) = GH = g_1 g_2 \frac{C_{OUT}}{C_{IN1}}$$

$$F = f \cdot f \quad f = \sqrt{F}$$


- Riscriviamo la condizione di ottimo

$$\frac{\partial t_p}{\partial h_1} = t_{p0} \left(g_1 - g_2 \frac{H}{h_1^2} \right) = 0 \quad \text{yields} \quad g_1 h_1 = g_2 h_2$$

Stage Effort Ottimo: $\hat{f}$

$$\hat{f} = g_1 h_1 = g_2 h_2 = \sqrt{F} = \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}}$$

Determinazione dei dimensionamenti



$$F = g_1 \cdot g_2 \frac{C_{ovr}}{C_{IN1}} \quad \text{noto}$$

$$\hat{f} = \sqrt{F} = g_2 \cdot h_2 \quad h_2 = \frac{C_{ovr}}{C_{IN2}}$$

$$h_2 = \hat{f} / g_2 \rightarrow C_{IN2} = \frac{g_2 \cdot C_{ovr}}{\hat{f}}$$

$$C_{IN2} = S_n (1 + \alpha) C_{M1}$$

$$C_{IN1} = \frac{g_1 C_{IN2}}{\hat{f}}$$

□ In questo modo troviamo che il tempo ottimo di propagazione del segnale attraverso i due gate:

$$t_{ott} = t_{p0}(g_1 h_1 + g_2 h_2 + P) \stackrel{g_1 \cdot h_1 = g_2 \cdot h_2}{=} t_{p0}(2g_1 h_1 + P) \stackrel{\sqrt{F} = g_1 \cdot h_1}{=} t_{p0}(2\sqrt{F} + P)$$

$$= t_{p0} \left(2 \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}} + P \right)$$

C_{IN1} diminuisce $\rightarrow$ aumenta t_{ottimo}

C_{IN1} più grande $\rightarrow$ migliore ma poi aumenta tempi pilotaggio primo gate

Ricordiamo che i dati noti erano:

□ *logical effort* g di tutti i gate logici

□ C_{OUT}


□ Dimensionamenti del primo stadio (C_{IN1})



Notiamo che $t_{ott} \downarrow$ se $C_{IN1} \uparrow$: potrei pensare di fare in modo che C_{IN1} sia molto grande!


Notiamo che $t_{ott} \downarrow$ se $C_{IN1} \uparrow$: potrei pensare di fare in modo che C_{IN1} sia molto grande!

→ attenzione però che chi pilota il gate 1 si troverebbe un carico «difficile» da pilotare



L'ottimizzazione ha senso solo assieme ad un vincolo sulle capacità che il circuito mostra ai gate che stanno a monte → cioè ci deve essere un vincolo su C_{IN}

Caso semplice di: serie di due invertitori



$$g_1 = g_2 = 1$$

$$g = \frac{R_t \cdot C_t}{C_{INV} \cdot R_{INV}} = 1 \text{ (INVERTER)}$$

ritardo minimo se $g_1 \cdot h_1 = g_2 \cdot h_2 = \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}} = \sqrt{\frac{C_{OUT}}{C_1}} = \hat{f} \sqrt{V_F}$

$$h_1 = \frac{C_{IN2}}{C_{IN1}} = \sqrt{\frac{C_{OUT}}{C_{IN1}}}$$

$$\frac{C_{OUT}}{C_{IN1}} = h_1 \cdot h_2$$

INVERTER


$$C_{IN2} = \sqrt{C_{IN1} \cdot C_{OUT}}$$

$$C_{IN2} = \underbrace{\rho S_1 (1 + \epsilon)}_{C_{IN1}} C_{IN1} = \rho C_{IN1}$$

$$\rho = \sqrt{\frac{C_{OUT}}{C_{IN1}}}$$

Circuiti con diramazioni

Estendiamo precedente studio finalizzato a minimizzare i ritardi al caso in cui **fan-out è maggiore di 1**



Parte della corrente del gate **i** carica C_{i+1} e un'altra parte **carica la capacità di *off-path***

$$h_i = \frac{C_{i+1} + C_{off-path}}{C_i} \cdot \frac{C_{i+1}}{C_{i+1}}$$

$$= \underbrace{\frac{C_{i+1}}{C_i}}_{r_i} \underbrace{\frac{C_{i+1} + C_{off-path}}{C_{i+1}}}_{b_i: \text{branching effort}}$$

$$b_i \geq 1$$

In relazione al percorso di segnale complessivo definiamo il **Path Branching Effort B**

$$B = \prod_{i=1}^N b_i \leftarrow$$

Il *path electric effort* H diventa:

$$H = \prod_{i=1}^N r_i = \frac{C_2}{C_1} \times \frac{C_3}{C_2} \times \dots \times \frac{C_{OUT}}{C_n} = \frac{C_{OUT}}{C_1}$$

$$H = \prod_{i=1}^N h_i \leftarrow b_i = 1$$

Dunque lo *stage effort* f del generico gate diventa

$$f = g_i h_i = g_i r_i b_i$$

E quindi il *path effort* F nel caso di diramazioni diventa

$$F = \prod_{i=1}^N g_i h_i = \prod_{i=1}^N g_i r_i b_i = GB \prod_{i=1}^N r_i = GBH = \boxed{GB \frac{C_{OUT}}{C_{IN}}} \text{ termine noto}$$

Equazione per il *path effort* F alla base dell'ottimizzazione del ritardo

Summary

g : Logical Effort $g = \frac{R_t C_t}{R_{INV} C_{INV}} \quad \text{tpo}$

h : Electrical Effort $h = \frac{C_{OUT}}{C_t}$

p : Parasitic Effort $p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$

b : Branching Effort $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

B : Path Branching Effort $B = \prod_i b_i$

P : Path Parasitic Effort $P = \sum_i p_i$

G : Path Logical Effort $G = \prod_i g_i$

H : Path Electrical Effort

$H = \prod_i r_i = \frac{C_{OUT}}{C_{IN}}$ (non hi)

F : Path Effort

$F = \prod_{i=1}^N g_i h_i = GB \frac{C_{OUT}}{C_{IN}}$

$\hat{f}$: Stage Effort ottimo

$\hat{f} = \sqrt{F} \leftarrow 2 \text{ stadi}$


In un problema di ottimizzazione:

- ❑ C_{OUT} e C_{IN} sono dati noti
- ❑ La conoscenza della tipologia di gate logico implica la conoscenza di g_i
- ❑ La topologia del circuito consente di determinare b_i



L'ottimizzazione consiste nell'opportuno dimensionamento degli stadi al fine di **partizionare il ritardo in modo da minimizzarlo**

Due
casi



Ottimizzo il ritardo a numero di stadi fissato

Il numero di stadi è un parametro
dell'ottimizzazione

Ottimizzazione a numero di stadi fissato

- Topologia nota
- Numero di stadi
- g_i e b_i noti, e anche $H = C_{OUT}/C_{IN}$

Obiettivo: dimensionare gli stadi per minimizzare il ritardo complessivo

$$t_p = t_{p0} \cdot t_{ad}$$

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i)$$

$$t_{ad} = \sum_{i=1}^N (g_i b_i r_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + P$$

Ricordiamo che $H = \frac{C_{OUT}}{C_{IN}} = \prod_{i=1}^N r_i$ ← vincolo per minimizzazione del ritardo

$$H = \prod_{i=1}^N r_i \longrightarrow r_N = \frac{H}{\prod_{i=1}^{N-1} r_i}$$


$$H = \prod_{i=1}^{N-1} R_i \cdot R_N$$

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + P = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \left[\frac{H}{\prod_{i=1}^{N-1} r_i} \right] + P$$

minimizziamo t_{ad} rispetto
al generico termine $r_j \neq r_N$

$$\left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0$$

assumo $g_i \cdot b_i$ non dip. da
dimensionamenti assoluti
(g_i non dipende mai)
(b_i non sempre)



Minimizziamo il ritardo $t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$

$\frac{\partial P}{\partial e_j} = 0$ P non dipende dal dimensionamento

$$\left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 \longrightarrow \left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = g_j b_j - \frac{g_N H}{\left(\prod_{i=1}^{N-1} r_i \right) r_j} + 0 = 0$$

$$= g_j b_j - \frac{g_N r_N}{r_j} + 0 = 0$$

$$= g_j b_j r_j = g_N r_N \quad \forall j \neq N$$

$$r_N = \frac{H}{\prod_{i=1}^{N-1} r_i}$$

$$F = \prod_{i=1}^N g_i \cdot h_i = \prod_{i=1}^N g_i \cdot b_i \cdot r_i = \varphi^N$$

$$\hat{\varphi} = \sqrt[N]{F}$$

CONDIZIONE DI OTTIMO: Lo stage effort di **tutti** gli stadi deve essere:

$$\hat{f} = g_i b_i r_i = \sqrt[N]{F} = g_N r_N \quad \forall j \neq N$$

l'indice N -esimo
del path-effort

Il tempo di ritardo ottimo diventa: $t_{ad} = \sum_{i=1}^N g_i h_i r_i + P \longrightarrow t_{ad} = N \sqrt[N]{F} + P$


Come utilizzare il metodo di ottimizzazione

- ❑ Sono noti b e g di ogni stadio, C_{OUT} e C_{IN} $\rightarrow$ e dunque F e $\hat{f} = \sqrt[N]{F}$
- ❑ Partiamo dall'ultimo stadio visto che $C_{OUT} = C_{i+1}$
- ❑ Se conosciamo: $b_i, g_i, C_{i+1}, \hat{f}$ possiamo calcolare la capacità di ingresso dello stadio i -esimo dato che

$$\hat{f} = g_i b_i r_i = g_i b_i \frac{C_{i+1}}{C_i} \Rightarrow g_N \cdot \frac{C_{OUT}}{C_N} \quad (b_N = 1)$$


- ❑ In particolare per l'ultimo stadio: $b_N = 1$, e quindi $C_N = g_N C_{OUT} / \hat{f} \longrightarrow C_i = \frac{g_i b_i C_{i+1}}{\hat{f}}$

- ❑ Nota C_i ho la C_{OUT} dello stadio $i - 1 \rightarrow$ Prosegui a ritroso! $\longrightarrow C_{i-1} = \frac{g_{i-1} b_{i-1} C_i}{\hat{f}}$



- ❑ Ci fermiamo dimensionando il secondo stadio visto che il primo stadio ha dimensionamento fissato (C_{IN} è nota, è una specifica di progetto)
 - ❑ Come double-check si può verificare che $C_1 = C_{IN}$ (se C_1 calcolata corrisponde a quella data dal problema)

Esempio di dimensionamenti



$$F = BGH \rightarrow \prod_{i=1}^3 b_i \cdot \prod_{i=1}^3 g_i \cdot \frac{C_{OUT}}{C_1}$$

$$b_x = \frac{C_y + C_z}{C_y} = 2$$

$$b_y = \frac{C_z + 2C_z}{C_z} = 3$$

$$B = 6$$

$$G = \left(\frac{4}{3}\right)^3$$

$$H = 4,5$$

$$g_{NAND_N} = \frac{n+\epsilon}{1+\epsilon}$$

$$\epsilon = 2$$

$$n = 2$$

$$g_{NAND_2} = 4/3$$

$$F = BGH = 64$$

$$\hat{f} = \sqrt[3]{64} = 4 = g_i \cdot b_i \cdot r_i$$

$$C_z = g_z \cdot b_z \cdot \frac{C_{OUT}}{\hat{f}} = \frac{4}{3} \cdot 1 \cdot \frac{4,5 C_1}{4} = 1,5 C_1$$

$$C_z = S_{Nz} (1 + \alpha_{NAND}) C_{M1} = 2 S_{Nz} \cdot C_{M1} \cdot \epsilon/2$$

$$C_y = g_y \cdot b_y \cdot \frac{C_z}{\hat{f}} = \frac{4}{3} \cdot 3 \cdot \frac{1,5 C_1}{4} = 1,5 C_1$$



$$\text{check} \rightarrow C_x = g_x \cdot b_x \cdot \frac{C_y}{\hat{f}} = \frac{4}{3} \cdot 2 \cdot \frac{1,5 C_1}{4} = C_1$$

Alcune note

- Nella derivazione del modello si è **assunto** che $\frac{\partial b_i}{\partial r_i} = 0$ cioè che **b_i non dipende dai dimensionamenti**

$$\left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 \quad \text{con} \quad t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$

ricordiamo che $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$



- $C_{i+1} = C_{on-path}$ è proporzionale al dimensionamento $i + 1$
- Affinchè b_i non dipenda dal dimensionamento, **anche $C_{off-path}$ deve essere proporzionale al dimensionamento dello stadio $i+1$**
- Se però $C_{off-path}$ è data:
 - capacità di un'interconnessione
 - capacità di ingresso di un gate a dimensionato fissato

} b_i dipenderà dal dimensionamento e l'equazione di ottimo sarà diversa da quella calcolata

Ottimizzazione a numero variabile di stadi

Se modifichiamo il numero di stadi è possibile ottenere un ritardo inferiore?

□ Vogliamo determinare il numero di invertitori da aggiungere per minimizzare il ritardo

$$g_i = 1$$

$$F = GB \frac{C_{OUT}}{C_{IN}} \quad \hat{f} = \sqrt[N]{F}$$

□ n_1 = numero di stadi iniziali

□ n_2 = numero di invertitori da aggiungere

□ $N = n_1 + n_2$

□ Sappiamo già che dati N stadi, il ritardo minimo si ha quando $\hat{f} = \sqrt[N]{F}$ (di ogni stadio) e dunque

$$\hat{t}_{ad} = \underbrace{N \sqrt[N]{F}}_{\hat{f} = \sqrt[N]{F}} + \sum_{i=1}^{n_1} p_i + \overbrace{(N - n_1) p_{INV}}^{n_2}$$

ritardo min per dato numero di stadi N

t_{ad} dipende da N

Calcoliamo $\frac{\partial \hat{t}_{ad}}{\partial N}$ assumendo $N \in \mathbb{R}$


$$\frac{\partial \hat{t}_{ad}}{\partial N} = F^{\frac{1}{N}} + N F^{\frac{1}{N}} \ln F \cdot \frac{(-1)}{N^2} + p_{INV}$$

$$\frac{\partial \hat{t}_{ad}}{\partial N} = F^{\frac{1}{N}} - \frac{F^{\frac{1}{N}} \ln F}{N} + p_{INV}$$

$$\frac{\partial \hat{t}_{ad}}{\partial N} = F^{\frac{1}{N}} - F^{\frac{1}{N}} \ln(F^{\frac{1}{N}}) + p_{INV}$$

Definiamo $\rho = F^{\frac{1}{N}}$

$$\rho(1 - \ln \rho) + p_{INV} = 0$$



soluzione analitica
approssimata

$$\rho \cong 0,71 p_{INV} + 2,82$$

g termine che indica stage
effort ottimo per
ritardo ottimo


$$\hat{t}_{ad} = N \sqrt[N]{F} + \sum_{i=1}^{n_2} p_i + n_2 \cdot p_{INV} \quad \left(\frac{\partial}{\partial x} A^x = A^x \ln A \right)$$

$$\frac{\partial (N \sqrt[N]{F})}{\partial N} = F^{1/N} \frac{\partial N}{\partial N} + N \frac{\partial F^{1/N}}{\partial N} = F^{1/N} + N (F^{1/N} \ln F) \left(-\frac{1}{N^2} \right)$$


$$\frac{\partial ()}{\partial N} = 0$$

ora la condizione di ottimo
dipende da F e da p_{INV}

$$\frac{\partial (n_2 \cdot p_{INV})}{\partial N} = \frac{\partial (N - n_1) p_{INV}}{\partial N} = p_{INV}$$



$$\rho(1 - \ln \rho) + p_{INV} = 0$$




$$\rho \cong 0,71p_{INV} + 2,82$$

- ρ ci dice qual è lo *stage effort* ottimo da usare nei circuiti della nostra tecnologia per avere il ritardo ottimo (che è caratteristico della tecnologia (attraverso p_{INV}) e non dipende dal circuito in esame)
- mentre $\hat{f}$ è lo *stage effort* ottimo di un dato circuito dove sono noti *path effort* e numero di stadi con numero di stadi fissato

- dato un circuito con *path effort* F trovo il numero di stadi N necessario affinché lo *stage effort* di tutti gli stadi sia pari a ρ

- Noti ρ e *path effort* F $\xrightarrow{\text{calcoliamo}}$ $\hat{N} = \ln F / \ln \rho$

- Il ritardo sarà dunque dato da



$$\text{ritardo ottimo} \leftarrow \hat{f} = \rho$$

$$\rho = \hat{f} = F^{1/\hat{N}} \rightarrow \hat{N} = \frac{\ln F}{\ln \rho}$$

$$\hat{t}_{ad} = \hat{N}^{\hat{N}} \sqrt{\hat{F}} + \underbrace{(\hat{N} - n_1)}_{n_2} p_{INV} + \sum_{i=1}^{n_1} p_i \left(= \sum_{i=1}^{\hat{N}} \overbrace{g_i \cdot b_i}^{f_i = \hat{f} = \rho} + p_i \right)$$

n_1 = numero gate logici nel circuito prima di inserire invertitori per ottimizzare

ESEMPIO: buffer di invertitori

$$g_i = 1 \quad \forall i$$


$b_i = 1$ (no branching effort)

$$\rho[1 - \ln \rho] + \rho_{INV} = 0$$

assumo $\rho_{INV} = 0$

$$\rightarrow \rho = e = 2,718$$

$$\text{se } \rho = \hat{f} = \sqrt[N]{F} \rightarrow \hat{N} = \frac{\ln F}{\ln e} = \ln F = \ln \left[\frac{C_{OUT}}{C_{IN}} \right]$$



In ogni stadio per avere t_{dTOT} minimo: $g_i \cdot b_i \cdot r_i = \rho$

$$C_N = \frac{C_{OUT}}{\rho}$$

$$C_{N-1} = C_N / \rho$$

$\vdots$

$$\boxed{\frac{C_{i+1}}{C_i} = \rho}$$

ρ step-up factor

Alcune note

- ❑ Supponiamo che inizialmente il circuito abbia un numero di stadi n_1 e di ottenere un numero ottimo di stadi $\hat{N} > n_1$

di invertitori $\rightarrow F$ non cambi

- ❑ Dovremo aggiungere $\hat{N} - n_1 = n_2$ stadi (ma se $\hat{N} \in \mathbb{R}$ lo sarà anche n_2)
- ❑ n_2 dovrà essere un numero intero! Dobbiamo capire come scegliere n_2

Soluzione 1

$$\hat{N} = 3,4 \rightarrow N = 3 \quad \rho = \sqrt[3]{F}$$


- ❑ Se usiamo $\hat{N}$ calcolato mediante $\hat{N} = \ln F / \ln \rho$, sappiamo che lo stage ottimo è ρ ma se approssimiamo $\hat{N}$ con un numero intero, dobbiamo ricalcolare lo stage effort ottimo $\rho = \sqrt[N]{F}$ sul numero di stadi che abbiamo deciso di utilizzare
 - ❑ Possiamo dimensionare tutti gli stadi in modo tale che abbiano lo stesso stage effort pari a quello ricalcolato a valle della scelta di N intero

Soluzione 2

- ❑ Usiamo lo stage effort calcolato mediante $\rho \cong 0,71p_{INV} + 2,82$. In questo modo però non possiamo imporre lo stesso stage effort $\hat{f} = \rho$ in tutti gli stadi. Infatti il primo stadio avrà uno stage effort diverso

$$f_1 \neq f_{i=2..n}$$

ESEMPIO di ottimizzazione di ritardi



$$F = g_{NOR2} \cdot g_{NAND3} \cdot g_{NOR3} \cdot b_2 \cdot C_{OUT} / C_{IN}$$

supponiamo che $\hat{N} = \frac{\ln F}{\ln 2} = 3,23 \rightarrow N=3$

$$\textcircled{1} \hat{f} = \sqrt[3]{F} \rightarrow t_{\text{od}} = 3\hat{f} + p_{NOR2} + p_{NOR3} + p_{NAND3}$$

$$\hat{f} = g_{NOR3} \cdot 1 \cdot \frac{C_{OUT}}{C_{NOR3}} \rightarrow C_{NOR3} = \frac{g_{NOR3} \cdot C_{OUT}}{\hat{f}}$$

$$g_{NAND3} \cdot b_2 \cdot \frac{C_{NOR3}}{C_{NAND3}} = \hat{f} \rightarrow C_{NAND3}$$


$$\hat{f}_1 = g_{NAND2} \cdot 1 \cdot \frac{C_{NAND3}}{C_{IN}} = \hat{f}$$

TUTTI STADI CON
STESSO STAGE
EFFORT $\hat{f}$

$$\hat{f} = N\sqrt[N]{F} \approx \hat{N} \sqrt[N]{F}$$

$$\hat{N} = \ln F / \ln 2$$

ESEMPIO di ottimizzazione di ritardi



$\hat{N} = 3, 4 \leftrightarrow \frac{3}{4}$? $\rightarrow$ SLIDE DOPO

$N=3$ ρ per $\hat{N}$ ottimo $\rho \approx 0,71 \rho_{INV} + 2,82$ | ρ_{INV} piccoli

$$g_{NOR3} \cdot \frac{C_{OUT}}{C_{NOR3}} = \rho \text{ (diverso da } \hat{N})$$

$$C_{NAND3} = \underbrace{g_{NAND3} \cdot b_2 \cdot C_{NOR3}}_{\rho}$$

$$g_{NOR2} \cdot \frac{C_{NAND3}}{C_{IN}} \neq \rho$$

$$t_{\text{ad}} = 2\rho + g_{NOR2} \cdot \frac{C_{NAND3}}{C_{IN}} + p_{NOR2} + p_{NAND3} + p_{NOR3}$$

prima $3 \hat{N} + p_{NOR2} + p_{NAND3} + p_{NOR3}$

Sensibilità a numero stadi

- ❑ Cosa accade al ritardo quando ci si discosta dalla condizione di ottimo per il numero di stadi o per i dimensionamenti?
- ❑ Definiamo $\hat{N}$ il numero ottimo di stadi (con $\hat{N} \in R$) e supponiamo che il numero di stadi usato sia $N = s\hat{N}$
- ❑ Semplifichiamo i calcoli assumendo stadi con stesso *parasitic effort*

semplifico: tutti stadi stesso p

- ❑ Ritardo ottimo

$$t_{ad}(\hat{N}) = \hat{N} (\sqrt[\hat{N}]{F} + p) = \hat{N}(\rho + p)$$

- ❑ Ritardo non-ottimo


$$t_{ad}(N) = N (\sqrt[N]{F} + p) = s\hat{N} (\rho^{1/s} + p)$$

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{s\hat{N} (\rho^{1/s} + p)}{\hat{N} (\rho + p)} = \frac{s(\rho^{1/s} + p)}{\rho + p}$$


$$\sqrt[N]{F} = F^{\frac{1}{N}} = \left(F^{\frac{1}{\hat{N}}}\right)^{\frac{1}{s}} = \rho^{1/s}$$

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{s\hat{N}(\rho^{\frac{1}{s}} + p)}{\hat{N}(\rho + p)} = s \frac{\rho^{\frac{1}{s}} + p}{\rho + p}$$

- Nota la tecnologia (ρ e p) grafichiamo r vs s
- Il ritardo sale molto di più quando vengono usati meno stadi rispetto al numero ottimo $\hat{N}$



è sempre meglio approssimare per eccesso



Sensibilità ai dimensionamenti

$$C_i = \lambda \hat{C}_i$$

□ Supponiamo che $\hat{N}$ sia intero

□ Supponiamo anche che in uno degli stadi sia presente un dimensionamento diverso da quello ottimo (limiti tecnologici, ...)

Il path effort sarà $f_i = \frac{F^{\frac{1}{N}}}{s} = \frac{\rho}{s}$

$$f_i = g_i \cdot b_i \cdot r_i = g_i \cdot b_i \cdot \frac{C_{i+1}}{C_i} = g_i \cdot b_i \cdot \frac{\hat{C}_{i+1}}{\lambda \hat{C}_i} = \rho / \lambda$$

□ Lo stadio che precede avrà stage effort diverso da quello ottimo

$$C_i = s \cdot \frac{g_i \cdot b_i \cdot C_{i+1}}{\rho} = \lambda \cdot \hat{C}_i$$

$$f_{i-1} = s\rho$$

$$f_{i-1} = \frac{g_{i-1} \cdot b_{i-1} \cdot C_i}{\hat{C}_{i-1}} = \lambda g_{i-1} \cdot b_{i-1} \cdot \hat{C}_i = \lambda \rho$$

Sensibilità ai dimensionamenti

□ Gli $N - 2$ stadi conservano lo *stage effort* ottimo $F^{1/\hat{N}}$

□ Assumendo tutti uguali i *parasitic effort*

$$\widehat{t_{ad}} = t_{ad(s=1)} = \hat{N} \left(\sqrt[\hat{N}]{F} + p \right)$$


mentre

$$t_{ad(s)} = (\hat{N} - 2) \sqrt[\hat{N}]{F} + \hat{N}p + s \sqrt[\hat{N}]{F} + \frac{\sqrt[\hat{N}]{F}}{s}$$

$\underbrace{\quad}_{\substack{\text{stadi } i-1 \\ \text{e } p \cdot A}}$
 $\underbrace{\quad}_{\substack{\text{stadi } i \\ \text{e } p \cdot A}}$

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{\hat{N}\rho + \hat{N}p - 2\rho + \rho s + \frac{\rho}{s}}{\hat{N}\rho + \hat{N}p}$$

$$= 1 + \frac{\rho s + \frac{\rho}{s} - 2\rho}{\hat{N}(\rho + p)}$$



è sempre meglio approssimare per eccesso

Summary

g : Logical Effort $g = \frac{R_t C_t}{R_{INV} C_{INV}}$

h : Electrical Effort $h = \frac{C_{OUT}}{C_t}$

p : Parasitic Effort $p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$

b : Branching Effort $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

B : Path Branching Effort $B = \prod_i b_i$

P : Path Parasitic Effort $P = \sum_i p_i$


G : Path Logical Effort $G = \prod_i g_i$

H : Path Electrical Effort $H = \prod_i r_i = \frac{C_{OUT}}{C_{IN}}$

F : Path Effort $F = \prod_{i=1}^N g_i h_i = GB \frac{C_{OUT}}{C_{IN}}$

$\hat{f}$: Stage Effort ottimo $\hat{f} = g_i b_i r_i = \sqrt[N]{F}$

ρ : Stage Effort ottimo $\cong 0,71 p_{INV} + 2,82$



Summary


In un problema di ottimizzazione:

- ❑ C_{OUT} e C_{IN} sono dati noti
- ❑ La conoscenza della tipologia di gate logico implica la conoscenza di g_i
- ❑ La topologia del circuito consente di determinare b_i



L'ottimizzazione consiste nell'opportuno dimensionamento degli stadi al fine di **partizionare il ritardo in modo da minimizzarlo**

Due casi



Ottimizzazione a numero
di stadi fissato

Ottimizzazione del ritardo
aggiungendo, se
necessario, invertitori

*invertitori → path effort
invariato*

Ottimizzazione a numero di stadi fissato

CONDIZIONE DI OTTIMO: Lo *stage effort* di **tutti** gli stadi deve essere:

$$\hat{f} = g_i b_i r_i = \sqrt[N]{F} = g_N r_N \quad \forall j \neq N$$

$$\text{con } F = GB \frac{C_{OUT}}{C_{IN}}$$

Il tempo di ritardo ottimo diventa: $t_{ad} = \sum_{i=1}^N g_i b_i r_i + P \longrightarrow t_{ad} = N \sqrt[N]{F} + P$

$\downarrow \sum_{i=1}^N p_i$

Ottimizzazione a numero variabile di stadi

❑ L'inserimento di invertitori non modifica il *path effort* F (perché $g_{inv} = 1$)

❑ Noti $\begin{cases} \rho \cong 0,71p_{INV} + 2,82 \\ \text{path effort } F \end{cases}$ calcoliamo $\hat{N} = \ln F / \ln \rho$

$\hat{N}$ non sarà un numero intero $\rightarrow$ devo approssimarlo con un numero intero (sempre meglio per eccesso)

ora ci sono due strade

ricalcolo lo *stage effort* ottimo con N intero

$$\hat{f} = g_i b_i r_i = \sqrt[N]{F}$$

$$\hat{t}_{ad} = N \sqrt[N]{F} + \sum_{i=1}^{n_1} p_i + \underbrace{(N - n_1)}_{\text{numero di invertitori aggiunti}} p_{INV}$$

❑ n_1 = numero di stadi iniziali


❑ n_2 = numero di invertitori da aggiungere

❑ $N = n_1 + n_2$

assumo lo *stage effort* ottimo uguale a quello con $N \in \mathcal{R}$ cioè $\hat{f} = \rho$ per gli $N-1$ stadi. Ci sarà poi uno stadio con $f \neq \rho$


$$\hat{t}_{ad} = (N - 1)\rho + f + \sum_{i=1}^{n_1} p_i + (N - n_1)p_{INV}$$

$$r = \frac{t_{ad}(N)}{t_{ad}(\hat{N})} = \frac{s\hat{N}(\rho^{\frac{1}{s}} + p)}{\hat{N}(\rho + p)} = s \frac{\rho^{\frac{1}{s}} + p}{\rho + p}$$



Importante ricordare che:

- ❑ ρ ci dice qual è lo *stage effort* ottimo da usare nei circuiti della nostra tecnologia per avere il ritardo ottimo (che è *caratteristico della tecnologia (attraverso p_{INV}) e non dipende dal circuito in esame*)
- ❑ mentre $\hat{f}$ è lo *stage effort* ottimo di un dato circuito dove sono *noti $path\ effort$ e numero di stadi*



$$t_F = t_r | \text{worst case}$$

$$t_{po} = R_{inv} \cdot C_{inv} = 23 \text{ ps}$$

$$P_{inv} = 1,2$$

$$C_{M1} |_{W=L=L_{min}} = C_{ox} \cdot L_{min}^2 + 2 L_{min} \cdot C_{gs0} = 2,5 \text{ fF}$$

NAND₃: MOSFET sul 1° mo PU con dimensionamento ϵ

$$S_{pNAND} = \epsilon$$

① Path effort $A \rightarrow OB1$

$$F = GH = \frac{C_{out}}{C_{in}} \prod_{i=1}^N g_i \cdot b_i$$

$$F = 2,68 \cdot 145,5 \cdot 4,25 = 1657,2$$

$$\left. \begin{aligned} g_{NOR_2} &= \frac{1+2\epsilon}{1+\epsilon} = 1,71 \\ g_{NAND_3} &= \frac{3+\epsilon}{1+\epsilon} = 1,57 \end{aligned} \right\} \Pi g_i = G = g_{NAND_3} \cdot g_{NOR_2} = 2,68$$

$$b_i = \frac{C_{i+1} + C_{off,paths}}{C_{i+1}} \rightarrow b_K = \frac{C_{NOR_2} + (C_{NAND_3} + C_{NOR_4})}{C_{NOR_2}}$$

$$\begin{aligned} C_{NOR_1} &= S_1 \cdot C_{M1} (1+\epsilon) \\ C_{NOR_2} &= S_1 (1+2\epsilon) C_{M1} \\ C_{NOR_3} &= S_1 (1+3\epsilon) C_{M1} \\ C_{NOR_4} &= S_1 (1+4\epsilon) C_{M1} \end{aligned}$$

$$b_K = \frac{(1+2\epsilon) + (1+3\epsilon) + (1+4\epsilon)}{1+2\epsilon} = 4,25$$

$$b_K \propto S_1 \quad \frac{\partial b_i}{\partial S} = 0 \quad \checkmark$$

$$\begin{aligned} H &= \prod_{i=1}^N b_i = \frac{C_{out}}{C_{in}} \prod_{i=1}^N b_i \\ &= \frac{2 \text{ pF}}{(S_1 + \epsilon) 3,5 \text{ pF}} = 145,5 \end{aligned}$$

$$C_{out} = C \cdot L = 2 \text{ pF}$$

Se insieme ai gate NOR anche C_{in} $\frac{\partial}{\partial S} \neq 0$ $\rightarrow$ ottimizz. non più valida




$$\begin{aligned} S_p &= \frac{\epsilon}{3} S_n \\ S_p &= \epsilon \\ S_n &= 3 \end{aligned}$$

② Notiamo studi
 $t_A \rightarrow I_1$

$$\hat{N} = \frac{\ln F}{\ln g} = \frac{\ln(1657,2)}{\ln(0,71 \cdot g_{INV} + 2,82)} = 5,7 \rightarrow N=6$$

3,67



OPZIONE 1
 $f_i = f \quad \forall i$
 $\hat{f} = \sqrt[N]{F}$

tutti gate con $\hat{f} = \sqrt[N]{F} = \sqrt[6]{F} = 3,44$
 $(\hat{f} = g \leftrightarrow N = \hat{N})$

$$g_N \cdot b_N \cdot \frac{C_{INT}}{C_N} = g_{B1} \cdot b_{B1} \cdot \frac{C_{INT}}{C_{B1}}$$

$$C_{B1} = \frac{C_{INT}}{\hat{f}} = \frac{2pF}{3,44} = 581 fF$$

$$C_{B2} = \frac{C_{B1}}{\hat{f}} = \frac{C_{INT}}{\hat{f}^2} = 169 fF$$

$$C_{B3} = \frac{C_{INT}}{\hat{f}^3} = 49 fF$$

$$C_{B4} = \frac{C_{INT}}{\hat{f}^4} = 14,28 fF$$

$$f_{NOR} = \hat{f} = g_{NOR} \cdot b_{NOR} \cdot \frac{C_{B4}}{C_{NOR}}$$

$$C_{NOR2} = g_{NOR2} \cdot \frac{C_{B4}}{\hat{f}} = 7,1 fF$$

$$f_{NAND3} = g_{NAND3} \cdot b_N \cdot \frac{C_{NOR2}}{C_{NAND3}}$$

$$= 3,44$$

$$t_A \rightarrow I_1 = \sum_i t_{p0}(f_i + p_i)$$

$$= t_{p0} (5 \hat{f} + p_{NOR2} + p_{NAND3} + 3 p_{INV}) = 616 ps$$

$\downarrow$ 23ps $\downarrow$ 3(1+ε) pINV = 3,6 $\downarrow$ 2 pINV = 2,4

OPZIONE 2

$$\hat{f} = g$$

$$C_{B1} = \frac{C_{INT}}{g} = 544,9 fF$$

$$C_{B2} = \frac{C_{INT}}{g^2} = 148,5 fF$$

$$C_{B3} = 40 fF$$

$$C_{B4} = 11 fF$$



$$C_{NOR2} = g_{NOR2} \cdot \frac{C_{B4}}{g} = 5,13 fF$$

$$f_{NAND3} = g_{NAND3} \cdot b_N \cdot \frac{C_{NOR2}}{C_{NAND3}} = 2,99 \quad (\text{minore } p=3,67)$$


$$t_A \rightarrow I_1 = t_{p0} (f_{NAND3} + 4g + p_{NAND3} + p_{NOR2} + 3p_{INV}) = 615 ps$$

Calibrazione del modello del logical effort

La calibrazione del modello consiste nell'estrazione di t_{p0} e p_{inv} basata sulla simulazione del comportamento dell'invertitore al variare della capacità di carico (quindi dell'*electrical effort* h), attraverso un'adeguata struttura di test.



Non è il circuito adatto per calibrare il modello del logical effort. Soluzione migliore: caricare l'invertitore con invertitori identici. h corrisponde al numero di stadi connessi all'uscita del gate il cui ritardo intendiamo caratterizzare



- t_{p0} : pendenza della retta interpolatrice
- $p_{inv} t_{p0}$: intercetta con l'asse verticale

$$t_{p,inv} = t_{p0}(gh + p_{inv})$$


↳ comune ad ogni gate logico

$$g_{inv} = 1$$


$$t_{p,inv} = t_{p0}(h + p_{inv})$$

$h = \frac{C_{out}}{C_{in}}$
↓
cambio creando retta

non adeguato



struttura di test necessaria alla calibrazione del modello




primi due stadi forniscono una pendenza «realistica» dei fronti in ingresso al DUT (Device Under Test)



il quarto stadio fornisce una capacità di carico «realistica» al DUT stesso.


- Tengo conto del tempo di transizione in ingresso
- Capacità prodotte dai transistori variano con le tensioni
- Gate «a» sono quelli lungo i quali si propaga il ritardo
- Gate «b» forniscono (h-1) degli h gate di carico per i gate «a»
- I gate «c» servono a fare in modo che le uscite dei gate «b» non commutino troppo velocemente → la presenza di questi gate è necessaria per rallentare il transitorio all'uscita del gate «b» che per effetto *Miller* potrebbe comportare errori non trascurabili nella stima del ritardo

$$H = \frac{C_{OUT}}{C_{IN}} = \frac{2C_{IN}}{C_{IN}} = 2$$




se b verso l.a. ($C=0$)
gate b vede carico nullo
gate c = carico realistico per evitare transizioni d'uscita istantanee ideali

struttura di test necessaria alla calibrazione del modello



Circuito di test per $h=2$

struttura di test necessaria alla calibrazione del modello



Circuito di test per $h=4$

Modello nMOS

```
+VTO=-0.4 [V]
+KP=200e-6 [A/V^2]
+GAMMA=0.5 [V^1/2]
+PHI=0.9 [V]
+NSUB=6e17 [cm-3]
+LAMBDA=0.05 [V^-1]
+TOX=4e-9 [m]
+CGSO=8e-10 [F/m]
+CGDO=8e-10 [F/m]
+CJ=2e-3 [F/m^2]
+PB=1 [V]
+MJ=0.5
```

Modello pMOS

```
+VTO=0.4 [V]
+KP=400e-6 [A/V^2]
+GAMMA=0.5 [V^1/2]
+PHI=0.9 [V]
+NSUB=6e17 [cm-3]
+LAMBDA=0.05 [V^-1]
+TOX=4e-9 [m]
+CGSO=8e-10 [F/m]
+CGDO=8e-10 [F/m]
+CJ=2e-3 [F/m^2]
+PB=1 [V]
+MJ=0.5
```

NMOS:


$L=0.35\mu$,
 $W=0.35\mu$,

PMOS:

$L=0.35\mu$,
 $W=0.7\mu$,




$g=1$ (INV)



$t_{p0} \simeq 12$ ps $p_{inv} \simeq 0.75$

t_{p0} (NAND)
("t_{p0}(INV))




$g_{NAND} \simeq 1.25$ $p_{NAND} \simeq 1.7$


← da simulazioni

$$g_{NAND} = \frac{\varepsilon + 2}{\varepsilon + 1} = \frac{4}{3} \simeq 1.33$$

← da teoria




struttura di test non ottimale



- ☐ In questo caso C_{out} corrisponde a C_{in} per $h = 1$
- ☐ Valori di $h > 1$ vengono ottenuti aumentando il valore della capacità di uscita

+ ingressi ideali



- ☐ Si ottengono i seguenti valori:




$$\left\{ \begin{array}{l} t_{p0} \cong 4.5ps \text{ (con precedente struttura di test avevamo ottenuto } t_{p0} \cong 12ps) \\ p_{inv} \cong 1.33 \text{ (con precedente struttura di test avevamo ottenuto } p_{inv} \cong 0.75) \end{array} \right.$$

t_{p0} piccolo significa poca dipendenza di t_p da $h \rightarrow$ dovuto al fatto che l'aumento del carico non influisce sulla forma d'onda del fronte di ingresso (che rimane ideale)




Interconnessioni

Interconnessioni




- ❑ Non c'è abbastanza spazio sulla superficie del chip per creare le connessioni elettriche necessarie → si creano interconnessioni in direzione *out-of-plane*
- ❑ Circuiti integrati complessi possono avere fino a 10 o più layer di interconnessioni

Interconnessioni



Intel 90 nm Stack

[Thompson02]



Intel 45 nm Stack

[Moon08]

Materiali per realizzare interconnessioni


Per molti decenni: interconnessioni in alluminio

PRO:


- ❑ nonostante abbia conducibilità minore di Au e Cu, ha una minore resistenza di contatto con il silicio
- ❑ buona adesione su SiO_2
- ❑ realizzabili mediante semplice evaporazione termica (melting point 660°C) per depositarlo

CONTRO:

- ❑ Se in contatto con Si, a 577°C si forma una miscela eutettica → può essere un problema ad esempio nel caso di shallow junctions
2 materiali si mescolano
- ❑ Lo scaling dei transistori (e quindi delle interconnessioni) ha portato a problemi di elettromigrazione
 - Per ridurre problemi di elettromigrazione
 - → 0.5-4% Cu aggiunto ad Al
 - ma per scaling molto spinto la resistività è troppo alta → si passa a Cu (late 1990s)



[from Microchip fabrication - Peter van Zant.]



conduttore con tanto corrente → anche ioni struttura metallo si spostano



Materiali per realizzare interconnessioni

Fino a circa 1990 si usava Al. All'incirca dalla generazione 180nm in poi, vista la necessità di fare interconnessioni più vicine e più piccole per far fronte a scaling transistori, si è passati al Cu ($\rho_{Cu} < \rho_{Al}$).

- ❑ Gli atomi di Cu diffondono nel silicio e deteriorano le proprietà dei MOSFET.
→ vengono introdotte *diffusion barriers* (solitamente TiW or TiN or TaN or metal silicides)

Conducibilità

- ❑ Separazione netta, durante i processi produttivi dei transistori in: FEOL e BEOL per evitare contaminazioni.




Tecniche per realizzare interconnessioni: PVD

PHYSICAL
VAPOR
DEPOSITION


PM determinano campo elettrico

Thermal evaporator



deposition rate $\sim \text{\AA}/\text{sec}$


Sputter deposition process



$\text{Cu} + \text{Argon} \rightarrow \text{layer}$

same

Magnetron sputtering




deposition rate $\sim \text{nm}/\text{sec}$

$\downarrow$
Armstrong


Tecniche per realizzare interconnessioni: CVD

CHEMICAL
VAPOR
DEPOSITION


Reazioni chimiche: es riduzione di esafluoruro di tungsteno




Tecniche per realizzare interconnessioni: *Electroplating*



Utilizzato solitamente per
interconnessioni in Cu



Interconnessioni



Fino ad ora:
interconnessione come
capacità verso massa


$$t_f = C_W \int_{V_{DD}}^{V_{OLmax}=0.1V_{DD}} \frac{dV_o}{I_{Mn}(V_o)} = C_W \frac{2F \left(\frac{V_T}{V_{DD}} \right)}{\beta'_n S_n V_{DD}} = C_W R_{inv}$$

ALCUNE NOTE. Il modello implica che:

- ❑ Non ci sono accoppiamenti con interconnessioni circostanti
- ❑ Queste interconnessioni non hanno un tempo caratteristico → diminuisco t_p in modo arbitrario diminuendo la resistenza R_{inv}

Sotto opportune ipotesi: linee come combinazione di resistenze, induttanze, capacità a parametri distribuiti

Interconnessioni






Interconnessioni

ALCUNE NOTE

- ❑ Scaling della tecnologia → tempi di interconnessione non sono migliorati e possono diventare preponderanti sul tempo di ritardo totale
- ❑ Accoppiamenti capacitivi tra interconnessioni → *cross-talk*
- ❑ L'alimentazione deve essere portata a tutti i circuiti → cadute di tensione resistive e induttive generano disturbi
 - Infatti linee di alimentazione connesse ai gate logici sono molto disturbate → alimentazioni parte digitale e analogica separate
- ❑ Problemi di *signal integrity*
- ❑ Interconnessioni hanno complessivamente capacità grandi → il pilotaggio richiede molta energia (es. linee di clock)

Due scenari



① Interconnessioni locali

L_{en} è legata a distanza tra i gate $\rightarrow$ si riduce con lo scaling della tecnologia

② Interconnessioni globali

Linee che si diramano lungo tutto il chip.

Con scaling della tecnologia i transistori sono sempre più piccoli e le dimensioni dei chip sempre più grandi.

❑ L'area dei chip (A_{ch}) è aumentata

❑ Si dimostra che in media $L_{max} \cong \sqrt{A_{ch}}/2$

Parametro	Relazione	Int. Locale	Int. Globale
W, H, t_{di}		$1/S$	$1/S$
L_{en}		$1/S$	S_{ch}
R_{int}	$\frac{\rho}{HW} L_{en} \xrightarrow{(1/S)} S$		$S^2 S_{ch}$
C_{int}	$\frac{\epsilon_{di}}{t_{di}} WL_{en}$	$1/S$	S_{ch}
t_w	$R_{int} C_{int}$	1	$S^2 S_{ch}^2$

$S > 1$ è il fattore di scaling dei transistori;

$S_{ch} > 1$ è il fattore di scaling legato all'area del chip;

Interconnessioni globali sono aumentate ²²

$$R = \frac{\rho}{A} \cdot L$$

$$R = \rho \cdot \frac{L}{WH} = \underbrace{\frac{\rho}{H}}_{R_{SH} \text{ sheet } \left[\frac{\Omega}{\square} \right]} \cdot \frac{L}{W}$$


$L = W \rightarrow R = \frac{\rho}{H} = R_{SH}$



Material	ρ ($\Omega\text{-m}$)
Silver (Ag)	1.6×10^{-8}
Copper (Cu)	1.7×10^{-8}
Gold (Au)	2.2×10^{-8}
Aluminum (Al)	2.7×10^{-8}
Tungsten (W)	5.5×10^{-8}

Material	Sheet Resistance ($\Omega/\square$)
n- or p-well diffusion	1000 – 1500
n^+ , p^+ diffusion	50 – 150
n^+ , p^+ diffusion with silicide	3 – 5
n^+ , p^+ polysilicon	150 – 200
n^+ , p^+ polysilicon with silicide	4 – 5
Aluminum	0.05 – 0.1

Ci occuperemo per semplicità di interconnessioni isolate $\rightarrow$ *no cross talk*




Ossido di Silicio
to interconnessioni
 $\hookrightarrow$ perdite basse
 $g=0$

RLC circuit

Interconnessioni


Modello a parametri concentrati

- ❑ dimensioni fisiche del circuito tali che: correnti attraverso conduttori e tensioni ai capi di conduttori non variano.
- ❑ Tensioni e correnti sono funzioni solo del tempo: $V(t), I(t)$
- ❑ Saranno presenti equazioni differenziali alle derivate totali



Modello a parametri distribuiti

- ❑ Correnti variano lungo i conduttori ed elementi circuitali. Tensioni tra punti lungo conduttori o all'interno di elementi circuitali variano
- ❑ Tensioni e correnti sono funzioni del tempo e dello spazio: $V(x, t), I(x, t)$
- ❑ Saranno presenti equazioni differenziali alle derivate parziali



Interconnessioni

- ❑ Ci sono linee che a causa della resistività del materiale e sezioni molto piccole → hanno resistenza per unità di lunghezza molto alta che domina sulle componenti induttive
- ❑ Ci sono linee dove a causa dell'alta conducibilità e grande sezione → dominano effetti induttivi




Linee dispersive RC



Linee senza perdite

Linee dispersive RC


$$V_r \gg V_L$$



$$V_r = I(x)r\Delta x$$

$$V_l = l\Delta x \frac{dI(x)}{dt} \leftarrow V_L = L \frac{di}{dt}$$

□ Supponiamo che la corrente cresca linearmente da 0 a I_0 in un tempo τ .




$$\frac{dI(x)}{dt} = \frac{I_0}{\tau} \longrightarrow V_l \cong l\Delta x \frac{I_0}{\tau}$$

Se $V_l \ll V_r$:

$$l\Delta x \frac{I_0}{\tau} \ll r\Delta x I_0 \longrightarrow l \ll r\tau$$


- Se abbiamo a che fare con linee tanto resistive e poco induttive pilotate in un tempo sufficientemente alto
→ possiamo considerare soddisfatta $l \ll r\tau$



$$R_{int} = rL_{en} \quad \text{resistenza della linea}$$

$$C_{int} = cL_{en} \quad \text{capacità della linea}$$

Capacità e Resistenza dell'interconnessione



$$C_{int} = \left[\frac{\epsilon_{di}}{t_{di}} W \right] L_{en} = c_{pp} L_{en}$$

c_{pp} parallel plate capacitance

$$R_{int} = r L_{en} = \frac{\rho}{HW} L_{en} = R_{\square} \frac{L_{en}}{W}$$

$R_{\square}$: resistenza per quadro: è la resistenza di una linea quadrata con $W = L_{en}$, con resistività ρ e spessore H

Effetto pelle: è rilevante per le nostre applicazioni?

Se abbiamo densità di correnti uniformi $\rightarrow r = \frac{\rho}{HW}$

A frequenze alte diventa rilevante l'effetto pelle $\rightarrow$ la corrente non sarà uniforme nella sezione del conduttore

*corrente tende a
concentrarsi sulla
superficie esterna*

$\downarrow$
diminuisce esponenzialmente
allontanandosi dall'interfaccia $J = J_0 e^{-\frac{d}{\delta}}$

spessore efficace $\delta = \sqrt{\frac{\rho}{\pi \mu f}}$


esempio

$$\begin{aligned} \rho_{Al} &= 2.7 \mu\Omega/cm \\ f &= 1GHz \end{aligned} \rightarrow \delta = 2.6 \mu m$$

δ grande rispetto alle dimensioni della sezione di una interconnessione



$\rightarrow$ possiamo trascurare effetto pelle

Capacità dell'interconnessione



$H < W$ FALSO

modello non molto
accurato!!



Intel 90 nm Stack




Intel 45 nm Stack

si vede come per tecnologie molto
scalate si ha che $H \gg W$ dunque
dobbiamo includere fringing effects

$H \gg W$ per interconnessioni

Capacità dell'interconnessione

capacità Condensatore a piatti piani //




$$C_{pp} = \frac{\epsilon_{di}}{t_{di}} W$$

$$C = \frac{C_{int}}{L} = C_{pp} + C_{fr}$$

$$= \epsilon_{di} \left(\frac{W}{t_{di}} + \frac{2\pi}{\ln \left(\frac{4t_{di} + H}{H} \right)} \right)$$

Interconn. a sezione
circolare



$$C_{fr} = \epsilon_{di} \frac{2\pi}{\cosh^{-1} \left(\frac{2t_{di} + H}{H} \right)}$$

$$= \epsilon_{di} \frac{2\pi}{\ln \left(\frac{4t_{di} + H}{H} \right)}$$

piano di massa

se $t_{di} \gg H$

$$\begin{aligned} \cosh^{-1} y &= \ln(y + \sqrt{y^2 - 1}) \\ &= \ln \left(\frac{2t_{di} + H}{H} + \sqrt{\frac{4t_{di}^2 + H^2 + 4t_{di} \cdot H - 1}{H^2}} \right) \\ &= \ln \left(\frac{2t_{di} + H}{H} + \frac{2t_{di}}{H} + \dots \right) \approx \ln \left(\frac{H + 4t_{di}}{H} \right) \end{aligned}$$


($t_{di} \gg H$)

Capacità dell'interconnessione

$$c = \varepsilon_{di} \left(\frac{W}{t_{di}} + \frac{2\pi}{\ln \left(\frac{4t_{di} + H}{H} \right)} \right)$$

diminuire $W \rightarrow$ domina C_{fr}



se W diminuisce, c può essere dominata da c_{fr}




W grande
 $\hookrightarrow$ domina
componente
parallel
plate

All'aumentare dello scaling, le interconnessioni saranno più vicine → ci sarà una **capacità *inter-wire*: c_{iw}**

*tra interconnessioni
adiacenti*



supponiamo che W ed S diminuiscono mantenendo costante il rapporto H/T_{di}



esempio

	Field	Active	Poly	Al1	Al2	Al3	Al4
Poly	88						
	54						
Al1	30	41	57				
	40	47	54				
Al2	13	15	17	36			
	25	27	29	45			
Al3	8.9	9.4	10	15	41		
	18	19	20	27	49		
Al4	6.5	6.8	7	8.9	15	35	
	14	15	15	18	27	45	
Al5	5.2	5.4	5.4	6.6	9.1	14	38
	12	12	12	14	19	27	52

Layer	Poly	Al1	Al2	Al3	Al4	Al5
Capacitance	40	95	85	85	85	115

values for typical 0.25 μm CMOS process. The table rows represent the top plate of the capacitor, the columns the bottom plate. The area capacitances are expressed in $\text{aF}/\mu\text{m}^2$, while the fringe capacitances (given in the shaded rows) are in $\text{aF}/\mu\text{m}$ [Rabaey-Digital Integrated Circuits]

Inter-wire capacitance per unit wire length for different interconnect layers of typical 0.25 μm CMOS process. The capacitances are expressed in $\text{aF}/\mu\text{m}$, and are for minimally-spaced wire

Supponiamo di avere una linea di clock in Al che si estende per 10cm di larghezza $1\mu\text{m}$ che giace sul primo layer di metalizzazione in alluminio $\epsilon = 10^{-18}$

$$C_{pp} = \underbrace{0,1 \cdot 10^6}_{10\text{cm}} \cdot \underbrace{1\mu\text{m}}_{\mu\text{m}} \cdot \underbrace{30\text{aF}}_{\mu\text{m}^2} = 3\text{pF}$$


$$C_{fr} = \underbrace{2}_{\text{mm}} \cdot 0,1 \cdot 10^6 \cdot 1\mu\text{m} \cdot 40\text{aF} = 8\text{pF}$$

11pF

Wire accanto al primo separato da distanza minima

$$C_{\text{INTERWIRE}} = 0,1 \cdot 10^6 \cdot 95\text{aF} = 9,5\text{pF}$$

Resistenza dell'interconnessione



$$R_{int} = rL_{en} = \frac{\rho}{HW}L_{en} = R_{\square} \frac{L_{en}}{W}$$

$R_{\square}$: resistenza per quadro: è la resistenza di una linea quadrata con $W = L_{en}$, con resistività ρ e spessore H

Material	ρ ($\Omega\cdot\text{m}$)
Silver (Ag)	1.6×10^{-8}
Copper (Cu)	1.7×10^{-8}
Gold (Au)	2.2×10^{-8}
Aluminum (Al)	2.7×10^{-8}
Tungsten (W)	5.5×10^{-8}

Material	Sheet Resistance ($\Omega/\square$)
n- or p-well diffusion	1000 – 1500
n^+ , p^+ diffusion	50 – 150
n^+ , p^+ diffusion with silicide	3 – 5
n^+ , p^+ polysilicon	150 – 200
n^+ , p^+ polysilicon with silicide	4 – 5
Aluminum	0.05 – 0.1

esempio

Supponiamo di avere una linea di clock in Al che si estende per 10cm di larghezza $1\mu m$ che giace sul primo layer di metallizzazione.


Material	Sheet Resistance ($\Omega/\square$)
n- or p-well diffusion	1000 – 1500
n^+ , p^+ diffusion	50 – 150
n^+ , p^+ diffusion with silicide	3 – 5
n^+ , p^+ polysilicon	150 – 200
n^+ , p^+ polysilicon with silicide	4 – 5
Aluminum	0.05 – 0.1

$$R_{wire\ Al} = 0,075 \frac{\Omega}{\square} \cdot \left(\frac{0,1 \cdot 10^6}{1\mu m} \right) = 7,5 k\Omega$$

$$R_{wire\ poly} = 175 \frac{\Omega}{\square} \Rightarrow 17,5 M\Omega$$

$$R_{wire\ silicide} = 4 \Omega/\square \Rightarrow 406 K\Omega$$

Ritardo intrinseco dell'interconnessione



se $\Delta x \rightarrow 0$

$$\begin{cases} \frac{\partial V(x, t)}{\partial x} = -rI(x, t) \\ \frac{\partial I(x, t)}{\partial x} = -c \frac{\partial V(x, t)}{\partial t} \end{cases}$$

$$\frac{\partial I}{\partial x} = \frac{\partial}{\partial x} \left(-\frac{1}{r} \frac{\partial V}{\partial x} \right) = -\frac{1}{r} \frac{\partial^2 V}{\partial x^2} = -c \frac{\partial V}{\partial t} \rightarrow \frac{\partial^2 V}{\partial x^2} = rc \frac{\partial V}{\partial t}$$

$$\begin{cases} V(x, t) = V(x + \Delta x, t) + I(x, t)r\Delta x \\ I(x, t) = I(x + \Delta x, t) + c\Delta x \frac{\partial V(x + \Delta x, t)}{\partial t} \end{cases}$$

↓

$$\begin{cases} \frac{V(x + \Delta x, t) - V(x, t)}{\Delta x} = -rI(x, t) \\ \frac{I(x + \Delta x, t) - I(x, t)}{\Delta x} = -c \frac{\partial V(x + \Delta x, t)}{\partial t} \end{cases}$$


Ritardo intrinseco dell'interconnessione

$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -rI(x,t) \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$

ricaviamo

$$\frac{\partial^2 V(x,t)}{\partial x^2} = rc \frac{\partial V(x,t)}{\partial t}$$

Equazione di diffusione



simbolo per rete distribuita

Analoga a quella della diffusione del calore.

Usata per descrivere la variazione della concentrazione di una certa quantità (es: materia, momento, energia) all'interno di una specifica regione rispetto a variazioni spaziali e temporali)

Per studiare questo sistema dobbiamo imporre dei vincoli:

❑ Condizione iniziale: Linea scarica


❑ Condizioni al contorno per $x=0,L$:

$$\rightarrow V(x, 0) = 0 (\forall x > 0)$$

$$\rightarrow V(0, t) = V_{in}(t) (\forall t > 0)$$

$$\rightarrow I(L, t) = 0 (\forall t > 0)$$

dobbiamo trovare $V(x, t)$ per $t > 0$



Ritardo intrinseco dell'interconnessione

$$\frac{\partial^2 V(x, t)}{\partial x^2} = rc \frac{\partial V(x, t)}{\partial t}$$

Sfruttiamo la trasformata di Laplace

$$rc \left(s\check{V}(x, s) - V(x, 0^-) \right) = \frac{\partial^2 \check{V}(x, s)}{\partial x^2}$$

condizione iniziale: rete scarica quindi $V(x, 0^-) = 0$

$$rcs\check{V}(x, s) = \frac{\partial^2 \check{V}(x, s)}{\partial x^2}$$

soluzione generale

$$\check{V}(x, s) = A(s)e^{x\sqrt{rcs}} + B(s)e^{-x\sqrt{rcs}}$$

ricordando che $\frac{\partial V(x, t)}{\partial x} = -rI(x, t)$

possiamo scrivere
l'espressione per la corrente

$$\check{I}(x, s) = -\frac{1}{r} \frac{\partial \check{V}(x, s)}{\partial x} = \sqrt{\frac{sc}{r}} B(s)e^{-x\sqrt{rcs}} - \sqrt{\frac{sc}{r}} A(s)e^{+x\sqrt{rcs}}$$

notazione:

$\check{V}(x, s)$ indica la trasformata di Laplace di $V(x, t)$. con $s \in \mathbb{C}$

Ritardo intrinseco dell'interconnessione

□ Abbiamo bisogno di 2 condizioni al contorno:

BC1: $V(0, t) = V_{in}(t) \forall t > 0$ $I=0$ in $x=L$

BC2: $\frac{\check{I}(L, s)}{\check{V}(L, s)} = \check{Y}(L, s)$: ammettenza di un generico carico

Applicando BC1 e BC2 scriviamo

$$\int \xrightarrow{L} \frac{1}{\lambda}$$

$$\begin{cases} \check{V}(0, s) = A(s) + B(s) \\ \check{Y}(L, s) = \sqrt{\frac{sC_{int}}{R_{int}}} \frac{B(s)e^{-\sqrt{rcs}} - A(s)e^{+\sqrt{rcs}}}{B(s)e^{-\sqrt{rcs}} + A(s)e^{+\sqrt{rcs}}} \end{cases} \longrightarrow$$

risolvendo per $A(s)$ e $B(s)$ e inserendo le soluzioni nell'espressione per il potenziale scriviamo

$$\check{V}(x, s) = \check{V}_{in}(0, s) \frac{N(s)}{D(s)}$$

Ritardo intrinseco dell'interconnessione

$$\check{V}(x, s) = \check{V}_{in}(0, s) \frac{N(s)}{D(s)} \quad \text{dove} \quad N(s) = \sqrt{\frac{sC_{int}}{R_{int}}} \cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right) + Y(L, s) \sinh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right)$$

$$D(s) = \sqrt{\frac{sC_{int}}{R_{int}}} \cosh\left(\sqrt{sR_{int}C_{int}}\right) + Y(L, s) \sinh\left(\sqrt{sR_{int}C_{int}}\right)$$

Nel caso specifico di input a gradino ($\check{V}_{in}(0, s) = \frac{1}{s}$) e di ammettenza $Y(L, s) = 0$ (linea di lunghezza L senza carico connesso in $x=L$) e scriviamo


$$\check{V}(x, s) = \frac{1}{s} \frac{\cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{sR_{int}C_{int}}\right)}{\cosh\left(\sqrt{sR_{int}C_{int}}\right)}$$

E dunque, nel caso particolare di $x = L$:

$$\check{V}(L, s) = \frac{1}{s \cosh\left(\sqrt{sR_{int}C_{int}}\right)}$$

Ci sono delle soluzioni approssimate dell'equazione differenziale per $x = L$ come ad esempio:

$$V(L_{en}, t) = \begin{cases} V_0 \operatorname{erfc} \left(\sqrt{\frac{R_{int} C_{int}}{4t}} \right) & t < 0.1 R_{int} C_{int} \\ V_0 \left(1 - 1.366 e^{\frac{-2.536t}{R_{int} C_{int}}} + 0.366 e^{\frac{-9.4641t}{R_{int} C_{int}}} \right) & t > 0.1 R_{int} C_{int} \end{cases}$$




dove $\operatorname{erfc}(x) = 1 - \frac{2}{\sqrt{\pi}} \int_0^x e^{-y^2} dy$

error-function
complementare

per avere un'escursione del 90% ad una distanza L_{en} dall'inizio delle linee dove viene applicato il gradino di tensione, deve passare un tempo pari a

$t = R_{int} C_{int}$



Escursione percentuale	Parametri distribuiti $[R_{int} C_{int}]$	Elementi concentrati $[R_{int} C_{int}]$
0-90	1.0	2.3
10-90	0.9	2.2
0-63	0.5	1.0
0-50	0.4	0.7
0-10	0.1	0.1

Ritardo intrinseco dell'interconnessione

Soluzione più generale $\forall x$ con input a gradino

$$V(x, s) = \frac{1}{s} \frac{\cosh\left(\left(1 - \frac{x}{L}\right) \sqrt{s R_{int} C_{int}}\right)}{\cosh\left(\sqrt{s R_{int} C_{int}}\right)}$$



Si nota la presenza di:

- polo semplice in $s_0 = 0$
- infiniti poli semplici (radici di $\cosh\left(\sqrt{s R_{int} C_{int}}\right) = 0$)
in $s_k = -p_k/(RC)$ per ogni intero $k \geq 1$

$$p_k = \frac{(2k - 1)^2 \pi^2}{4} \quad k \geq 1$$

maggiori informazioni in:

[Vasant B. Rao, "Delay Analysis of the Distributed RC Line", 32nd Design Automation Conference, 1995]

I residui corrispondenti a ogni polo sono $\rho_0 = 1$

$$\rho_k(x) = \frac{-4 \cos\left(\left(1 - \frac{x}{L}\right) (2k - 1) \frac{\pi}{2}\right)}{(2k - 1) \pi \sin((2k - 1) \pi / 2)} \quad \text{per } k \geq 1$$



soluzione nel dominio del tempo

$$v(x, t) = 1 - \sum_{k=1}^{\infty} \frac{4 \sin((k - 1/2) \pi x / L)}{(2k - 1) \pi} e^{-\frac{(2k-1)^2 \pi^2 t}{4 R_{int} C_{int}}}$$

$$\sin\left((2k - 1) \frac{\pi}{2}\right) = (-1)^{k+1}$$

$$v(x, t) = 1 + \sum_{k=1}^{\infty} \rho_k(x) e^{s_k t}$$

$\lim_{s \rightarrow 0} s \cdot V(0, s) = 1$

$$V(x, s) = \frac{1}{s} \frac{\cosh[(1-x/L)\sqrt{sRC}]}{\cosh\sqrt{sRC}}$$

$$\cosh(x) = \frac{e^x + e^{-x}}{2} = \sum_{k=1}^N \frac{A_k}{s-s_k}$$

$$\cosh(x) = 0 \leftrightarrow e^{2x} + 1 = 0$$

$$\underbrace{e^{-j\pi + 2jk\pi}}_{-1} + 1 = 0 \quad k \in \mathbb{Z}$$

$$e^{2x} = e^{-j\pi + 2jk\pi}$$

$$x = -j\frac{\pi}{2} + jk\pi \quad k \in \mathbb{Z}$$

$$\cosh\sqrt{x} = 0 \rightarrow \sqrt{x} = -j\frac{\pi}{2} + jk\pi = j\frac{\pi}{2}(2k-1)$$

$$x = -\frac{\pi^2}{4}(2k-1)^2$$

$$k = -1 \rightarrow x = -\frac{\pi^2}{4} \cdot 9$$

$$k = 2 \rightarrow \frac{\pi^2}{4}$$

POLI DI ORDINE 1

$$\text{polo } s_0 = 0$$

$$\text{poli } s_k = -\frac{\pi^2(2k-1)^2}{4RC} \quad k=1,2,3,\dots$$

$$V(x, s) = \frac{A_0}{s - \underset{\substack{0 \\ 0}}{s_0}} + \frac{A_1}{s - s_1} + \frac{A_2}{s - s_2} + \dots$$



```
clear all

%-----
% Input data
Len=0.1; % interconnection length (m)
T=200e-9; % simulation time (s)

dx=1e-3; % space discretization step
dt=1.5e-10; % time discretization step

r=0.075; % resistance per unit width (Ohm/um)
c=110; % capacitance per unit width (aF/um)

V0 = 1; % voltage step amplitude

%-----
% convert into MKS units
r=r/1e-6;
c=c*1e-18/1e-6;

% calculate space and time domain
x=0:dx:Len;
t=0:dt:T;

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% METHOD 1: fully numeric - BACKWARD EULER METHOD
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

% *****

% determine entries for the matrix used for Backward Euler scheme

F=1/(r*c)*dt/(dx^2);

Diagonal = diag((1+2*F)*ones(numel(x),1)); %inserisci elementi diagonali
UpDiagon = diag(-F*ones(numel(x)-1,1),1); %inserisci elementi sopra-diagonale
DownDiagon = diag(-F*ones(numel(x)-1,1),-1); %inserisci elementi sotto-diagonale

M=Diagonal+UpDiagon+DownDiagon;

%-----
% set boundary conditions
% (For Dirichlet BC: 1 coefficient in position (1,1)
M(1,:)=0; % delete all entries in the first row
M(1,1)=1; % place the coefficient

% (For Neumann BC: (three points first derivative) dv/dx=[3*v(x)-4v(x-h)+v(x-2*h)]/(2*h))
M(end,:)=0; % delete all entries in the first row
M(end,end)=3; % place the coefficient
M(end,end-1)=-4; % place the coefficient
M(end,end-2)=+1; % place the coefficient

%-----
% set initial condition
B=zeros(numel(x),1);
B(1)=1;

%-----
OutputVoltage_Euler=nan(size(t));

for i=1:numel(t)
    % force Boundary Conditions
    B(1)=V0;
    B(end)=0;
    %-----
    u=M\B; %solve linear system
    %-----
```

```
B=u; % update the right-hand-side

    %=====
    figure(1)
    subplot(2,1,1);
    plot(x,u);
    xlabel('x [m]');
    axis ([0 Len 0 V0*1.1]);
    TimStamp=['t=',num2str(t(i),'%2.3e\n'),'s'];
    ylabel('V(x) [V]')
    title(TimStamp);

    %=====
    OutputVoltage_Euler(i)=u(end); % save the voltage value at the end of
    % transmission the line

    subplot(2,1,2);
    plot(t,OutputVoltage_Euler);
    xlabel('t [s]');
    ylabel('Vout(x=L_e_n) [V]');
    axis ([0 T 0 V0*1.1]);
    shg
    drawnow

end

%=====
figure(2)
plot(t,OutputVoltage_Euler,'k','linewidth',2);
hold on
shg
legend('Fully numeric');
xlabel('t [s]');
ylabel('Vout(x=L_e_n) [V]');

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% METHOD 2: semi-analytic solution
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

R=r*Len;
C=c*Len;

index_summation=5;
functionTosum=zeros(numel(x), numel(t));
figure(3)
plot(t,OutputVoltage_Euler,'k','linewidth',4);
hold on
xlabel('t [s]');
ylabel('Vout(x=L_e_n) [V]');
for k=1:index_summation

    temp=transpose(4*sin((k-1/2)*pi*x/Len)/((2*k-1)*pi))*exp(-(2*k-1)^2*pi^2.*t)/(4*R*C));
    functionTosum=functionTosum+temp;
    OutputVoltage_SemiAnalytic=1-functionTosum;
    pause(3)
    plot(t,OutputVoltage_SemiAnalytic(end,:), 'r','linewidth',2);
    title(['Summation index k=',num2str(k)])
    shg
    drawnow

end

figure(2)
plot(t,OutputVoltage_SemiAnalytic(end,:), 'r','linewidth',2);
hold on

legend('Fully numeric','Semi Analytical ');
```

```
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% METHOD 3: approximated-analytic solution
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

OutputVoltage_ApproxAnalytic=zeros(size(t));
for i=1:numel(t)
    if t(i)<0.1*R*C
        OutputVoltage_ApproxAnalytic(i)=2*V0*erfc(sqrt(R*C/(4*t(i))));
    elseif t(i)>=0.1*(R*C)
        OutputVoltage_ApproxAnalytic(i)=...
            V0*(1-1.366*exp(-2.536*t(i)/(R*C))+0.366*exp(-9.4641*t(i)/(R*C)));
    else
        V(i)=0.31;
    end
end
figure(2)
plot(t,OutputVoltage_ApproxAnalytic,'b','linewidth',2);

legend('Fully numeric','Semi Analytical ','Approx. Analytical');
```

*supponiamo di avere una
interconnessione in Al realizzata
sulla prima metallizzazione di
larghezza 1μm*

$$c = (W \times 30 + 2 \times 40) \text{ aF}/\mu\text{m}$$

$$r = 0.075/W\Omega/\mu\text{m}$$

	Field	Active	Poly	Al1	Al2	Al3	Al4
Poly	88						
	54						
Al1	30	41	57				
	40	47	54				
Al2	13	15	17	36			
	25	27	29	45			
Al3	8.9	9.4	10	15	41		
	18	19	20	27	49		
Al4	6.5	6.8	7	8.9	15	35	
	14	15	15	18	27	45	
Al5	5.2	5.4	5.4	6.6	9.1	14	38
	12	12	12	14	19	27	52

Layer	Poly	Al1	Al2	Al3	Al4	Al5
Capacitance	40	95	85	85	85	115

$$\frac{\partial V}{\partial t} = \alpha \cdot \frac{\partial^2 V}{\partial x^2}$$

$V = V(x, t)$ discretizzo tempo : n
spazio : i

$$\frac{V_i^n - V_i^{n-1}}{\Delta t} = \alpha \frac{V_{i+1}^n - 2V_i^n + V_{i-1}^n}{\Delta x^2}$$

← derivata
seconda
Eulero
implicito


$$V_i^n - V_i^{n-1} = \underbrace{\frac{\Delta t}{\Delta x^2}}_F \alpha (V_{i+1}^n - 2V_i^n + V_{i-1}^n)$$

$$-F \cdot V_{i-1}^n + (1+2F) V_i^n - F V_{i+1}^n = V_i^{n-1}$$

$$\begin{bmatrix} \cdot & \cdot & \cdot & \cdot \\ & \cdot & \cdot & \cdot \\ \cdot & -F & 1-2F & -F \\ & \cdot & \cdot & \cdot \\ \cdot & -F & \cdot & \cdot \end{bmatrix} \begin{bmatrix} V_{i-1}^n \\ V_i^n \\ V_{i+1}^n \\ V_{i+2}^n \end{bmatrix} = \begin{bmatrix} V_i^{n-1} \end{bmatrix} \quad x \rightarrow \text{inv}(A) \cdot B$$

$A \quad x = B$

Boundary Condition $V_{i=N}: \gamma = 0 \rightarrow \frac{\partial V}{\partial x} = 0 \rightarrow \frac{V_i^n - V_{i-1}^n}{\Delta x} = 0 \rightarrow V_N^n = V_{N-1}^n$




90% $\rightarrow 1.0 R_{int} C_{int} = 82.5 ns$ *con tutti 3 metalli*

$$\parallel \\ rL \cdot cL = rcL^2$$

50% $\rightarrow 0.38 R_{int} C_{int} = 31.4 ns$

$t_{\text{pilotaggio}} < t_{\text{parametri}}$
linea distribuita concentrati

Per una rete RC a parametri concentrati, il ritardo per un'escursione del segnale in uscita da 0 a 90% non vale $R_{int} C_{int}$!!



$$V_{out}/V_0 = 0,9 = 1 - e^{-t/R_{int}C_{int}}$$

$$V_{out} = V_0 \left(1 - e^{-\frac{t}{R_{int}C_{int}}} \right)$$

se vogliamo $V_{out} = 90\%$

$$t = R_{int}C_{int} \ln 10 \cong 2.3R_{int}C_{int}$$

Per avere la stessa escursione di V_{out} nel circuito a parametri concentrati, serve un tempo pari a



$$t = 2.3R_{int}C_{int}$$

□ La linea a parametri distribuiti è più **veloce** di quella a parametri concentrati!

E' un risultato atteso visto che, preso un punto x tra 0 e L_{en} , se guardo verso la sorgente vedo una resistenza $< R_{int} \rightarrow$ questo vuol dire transitorio più veloce rispetto al circuito a parametri concentrati

Modelli a parametri concentrati

Posso rappresentare una linea distribuita con una opportuna successione di celle a parametri concentrati con struttura a L, T o π





Indipendentemente dal tipo di rete utilizzata (L, T o π) dovrà risultare $H(s) = \frac{1 + a_1 s + a_2 s^2 + \dots + a_n s^n}{1 + b_1 s + b_2 s^2 + \dots + b_n s^n} \rightarrow \frac{1}{1 + b s}$

$$\begin{cases} \sum_{i=1}^N R_i = R_{int} = rL_{en} \\ \sum_{i=1}^N C_i = C_{int} = cL_{en} \end{cases}$$

Le rappresentazioni circuitali delle interconnessioni viste ora (L, T o π), sono utili per determinare in modo analitico le costanti di tempo dominanti delle reti di resistenze e capacità $\rightarrow$ **formule di Elmore**

Consentono di **calcolare la costante di tempo al prim'ordine** (o, similmente il primo momento della risposta impulsiva) $\rightarrow$ è un'**approssimazione della costante di tempo reale**.





per il nodo 2:

$$C_2 \frac{dV_2}{dt} = \frac{V_1 - V_2}{R_2} + \frac{V_3 - V_2}{R_3}$$

$$I_{C_2} = I_2 + I_3$$

per trovare V_1 e V_3 devo ripetere la stessa procedura



trovo tante equazioni differenziali quando sono i nodi



complicato da risolvere


→ Formule di **Elmore**: consentono di calcolare, in un dato nodo, la costante di tempo dominante come

$$\tau_i = \sum_{k=1}^N C_k R_{ki} \quad \text{con} \quad R_{ki} = \sum_{j=1}^N R_j \in [\text{percorsi } (s \rightarrow i) \wedge \text{percorsi } (s \rightarrow k)]$$

R_{ki} resistenza condivisa (va da sorgente al nodo N)

sorgente → nodo per il quale voglio calcolare la cost. di tempo


↓ nodo k della sommatoria



$$\tau_i = \sum_{k=1}^N C_k R_{ki} \quad \text{con } R_{ki} = \sum_{j=1}^N R_j \in [\text{percorsi } (s \rightarrow i) \wedge \text{percorsi } (s \rightarrow k)]$$

$$\begin{aligned} \tau_{A \rightarrow B} &= C_1 \cdot R_1 + C_2 (R_1 + R_2) \\ &\quad + C_3 (R_1 + R_2) \leftarrow \text{solo } R \text{ condivise} \\ &\quad + C_4 (R_1 + R_2 + R_4) \end{aligned}$$

$$\begin{aligned} \tau_{A \rightarrow B} &= C_1 R_1 \\ &\quad + C_2 (R_1 + R_2) \\ &\quad + C_3 (R_1 + R_2) \\ &\quad + C_4 (R_1 + R_2 + R_4) \end{aligned}$$



$$\begin{aligned} \tau_{A \rightarrow B} &= C_1 R_1 \\ &+ C_2 (R_1 + R_2) \\ &+ C_3 (R_1 + R_2) \\ &+ C_4 (R_1 + R_2) \end{aligned}$$

da input a fine linea

Nel caso di assenza di diramazioni


$$\tau_{0 \rightarrow N} = \sum_{k=1}^N C_k \sum_{j=1}^k R_j = \sum_{k=1}^N R_k \sum_{j=k}^N C_j$$

Sfruttando la rappresentazione a parametri concentrati con schema a L, di una linea a parametri distribuiti, avremo

$$\begin{cases} R_i = \frac{R_{int}}{N} & \forall i \in 1, \dots, N \\ C_i = \frac{C_{int}}{N} & \forall i \in 1, \dots, N \end{cases}$$

e dunque $\tau_{0 \rightarrow N} = \frac{1}{N^2} \sum_{k=1}^N C_{int} \sum_{j=1}^k R_{int} = \frac{1}{N^2} \sum_{k=1}^N C_{int} k R_{int}$

$$= \frac{R_{int} C_{int}}{N^2} \sum_{k=1}^N k = R_{int} C_{int} \frac{N(N+1)}{2N^2}$$



$$\tau_{0 \rightarrow N} = R_{int} C_{int} \frac{N(N+1)}{2N^2}$$



Se $N \rightarrow \infty$ $\tau = \frac{R_{int} C_{int}}{2}$

dunque il ritardo al 90% che vale circa 2.3τ diventa

$$t_{90\%} = \frac{2.3}{2} R_{int} C_{int}$$


e quasi uguale a $R_{int} C_{int}$

$\tau_{elmore} = \text{cost. di tempo per un circuito di 1}^\circ \text{ordine}$



Linea pilotata da un driver

- L'interconnessione è pilotata da un driver → Il più semplice è un invertitore




Il ritardo complessivo dipenderà da

- ritardo dell'interconnessione
- caratteristiche del driver

Notiamo anche che l'analisi di un driver connesso ad una linea non è di facile trattazione → sarebbe necessario stabilire cosa fornisce il driver in input alla linea e usare questa informazione come condizione al contorno per la soluzione dell'equazione di diffusione

Per eliminare tale complessità:

- assumiamo una commutazione istantanea dell'ingresso dell'invertitore
- che le capacità parassite sul nodo di uscita dell'invertitore siano piccole rispetto a C_{int} in modo tale da trascurarle
- l'interconnessione viene schematizzata mediante parametri concentrati C_{int} e R_{int}



Rispetto ai casi già studiati in precedenza, ora tra transistore e capacità di uscita è presente la resistenza R_{int}




ci sono due potenziali incogniti V_{OI} e V_{II}

Le espressioni per la corrente in regime di saturazione e di triodo sono note → potremmo calcolare analiticamente il ritardo.




Otterremmo espressioni complicate → per ovviare a questo problema **semplifichiamo la relazione tra tensione e corrente del transistore**




MOSFET

//
GENERATORE
DI CORRENTE
PILOTATO




Tempo di scarica: T_1

saturazione



triode

R_{driver}
non
 R_{int}





Tempo di scarica: T_2

approssimazioni

1) $V_{DS} < V_x$, cioè in regione triodo: $I_{DS} = \frac{V_{DS}}{R_{dr}}$

2) $V_{DS} > V_x$, cioè in regione di saturazione $I_{DS} = I_{dr}$



Assumiamo come condizione iniziale che la linea sia carica

$$V_{II}(t = 0) = V_{OI}(t = 0) = V_{DD}$$

FASE 1: nMOS in saturazione → scarica a **corrente costante**

$$I_{DS} = I_{dr} = \text{const}$$

equazione che governa la scarica è: $(C_L + C_{int}) \frac{dV_{OI}}{dt} = -I_{dr}$

$$V_{OI}(t) = V_{DD} - \frac{I_{dr}}{C_L + C_{int}} t$$


$V_{OI}(t)$ diminuisce linearmente finché $V_{II} = V_x$ per $t = t_1$

Quando $V_{II} = V_x$ cioè quando $V_{II} = V_{OI} - R_{int}I_{dr} = V_x$

$$V_{DD} - \frac{I_{dr}}{C_L + C_{int}} t_1 - R_{int}I_{dr} = V_x$$

dalla quale ricaviamo il tempo t_1

$$t_1 = (C_L + C_{int})R_{int} \left(\frac{V_{DD} - V_x}{R_{int}I_{dr}} - 1 \right)$$




se R_{int} è tale per cui $R_{int}I_{dr} > V_{DD} - V_x$ vuol dire che il transitorio in cui l'nMOS è in saturazione non esiste
→ in altre parole il transistor parte in regione triodo

Tensione al nodo OI al tempo t_1 :

$$V_{OI}(t_1) = V_x + R_{int}I_{dr}$$

FASE 2: l'nMOS è in triodo e secondo l'approssimazione precedente, lo possiamo vedere come fosse una resistenza di valore R_{dr}



$$R_{tot} = R_{dr} + R_{int}$$

$$C_{tot} = C_{int} + C_L$$

$$\begin{cases} I_C = C_{tot} \frac{dV_{OI}}{dt} \\ I_R = -I_C \\ I_R = \frac{V_{II}}{R_{dr}} = \frac{V_{OI}}{R_{tot}} \end{cases}$$

$$-\frac{V_{OI}}{R_{tot}} = C_{tot} \frac{dV_{OI}}{dt}$$

$$\int_0^{t_2} -\frac{dt}{R_{tot}C_{tot}} = \int_{V_{OI}(t_1)}^{V_{OI}(t_2)} \frac{dV_{OI}}{V_{OI}}$$

*potenziale quando
linea scaricata*

alla fine della saturazione

$$t_2 = R_{tot}C_{tot} \ln \frac{V_{OI}(t_1)}{V_{OI}(t_2)}$$

$$t_2 = R_{tot}C_{tot} \ln \left(\frac{V_{OI}(t_1)}{0.1V_{DD}} \right)$$

$$t_2 = R_{tot}C_{tot} \ln \left(\frac{V_x + R_{int}I_{dr}}{0.1V_{DD}} \right)$$

considerando il transitorio esaurito per
 $V_{OI}(t_2) = 0.1V_{DD}$

$$T_{90\%} = T_1 + T_2 = (C_{int} + C_L)R_{int} \left(\frac{V_{DD} - V_x}{R_{int}I_{dr}} - 1 \right) + \underbrace{(R_{int} + R_{dr})}_{R_{TOT}} \underbrace{(C_{int} + C_L)}_{C_{TOT}} \ln \left(\frac{V_x + R_{int}I_{dr}}{0.1V_{DD}} \right)$$

dipende da

- parametri dell'interconnessione: R_{int} e C_{int}
- caratteristiche del driver: I_{dr} , R_{dr} e V_x

Nel caso di interconnessioni sufficientemente lunghe e/o di driver con dimensionamenti sufficientemente grandi (quindi I_{dr} grandi)

$$R_{int}I_{dr} \approx V_{DD} - V_x \rightarrow V_x + R_{int}I_{dr} \approx V_{DD}$$


in questo caso $t_1 \ll t_2$

e in particolare possiamo scrivere

$$\begin{cases} \text{se } t_1 \rightarrow 0 \\ \text{se } V_x + R_{int}I_{dr} \approx V_{DD} \end{cases}$$

$$T_{90\%} \approx 2.3(R_{int} + R_{dr})(C_{int} + C_L)$$

$$T_{90\%} \approx 2.3[(R_{int}C_{int}) + (R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$



Il termine $2.3(R_{int}C_{int})$ è il ritardo intrinseco dell'interconnessione «a parametri concentrati» corrispondente ad un'escursione del segnale del 90%

sappiamo che è il ritardo intrinseco di una interconnessione a parametri distribuiti corrispondente ad un'escursione al 90% è pari a $R_{int}C_{int}$.

In modo empirico teniamo conto della natura distribuita dell'interconnessione scrivendo (per $t_1 \rightarrow 0$)

$$T_{90\%} \approx (R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

$$\approx (rcL_{en}^2) + 2.3[(R_{dr}C_{int}) + \cancel{(R_{int}C_L)} + \cancel{(R_{dr}C_L)}]$$

se $C_L \ll C_{int}$ allora:

$R_{int}C_{int}$


$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}C_{int}$$

SATURAZIONE

Riepilogo

TRIODO / REGIME OHMICO → comportamento resistivo

$$T_{90\%} = T_1 + T_2 = (C_{int} + C_L)R_{int} \left(\frac{V_{DD} - V_x}{R_{int}I_{dr}} - 1 \right) + (R_{int} + R_{dr})(C_{int} + C_L) \ln \left(\frac{V_x + R_{int}I_{dr}}{0.1V_{DD}} \right)$$



$V_{DD} - V_x < R_{int} \cdot I_{DR}$
 $\hookrightarrow t_1 < 0$
 $\Rightarrow t_1 \rightarrow 0$

$\begin{cases} \text{se } t_1 \rightarrow 0 \\ \text{se } V_x + R_{int}I_{dr} \approx V_{DD} \end{cases}$

$\ln 100 = 4,6$
 $\Rightarrow$ teniamo 2,3

$$T_{90\%} \approx 2.3(R_{int} + R_{dr})(C_{int} + C_L)$$

$$T_{90\%} = \cancel{2.3}(R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

In modo empirico $2.3(R_{int}C_{int}) \rightarrow R_{int}C_{int}$

$$T_{90\%} = (R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$


se $C_L \ll C_{int}$

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$

dipende dal quadrato della
lunghezza della linea!

Nel caso in cui $R_{int}C_{int} \ll 2.3R_{dr}C_{int}$

Allora $T_{90\%}$ è molto simile a quello di un driver caricato con capacità C_{int}



Se $R_{INT} \cdot C_{INT} \ll 2,3 R_{dr} \cdot C_{INT}$

$t_{90\%} \approx 2,3 R_{dr} \cdot C_{INT}$

$t_{po} = R_{WV} \cdot C_{INT}$

$$T_{90\%} \approx r c L_{en}^2 + 2.3 R_{dr} c L_{en}$$



$$T_{90\%} \approx 2.3 R_{dr} c L_{en}$$



ha significato fisico

$$R_{WV} = 2,3 R_{dr}$$

Interconnessione RC come semplice capacità C_{int}

Quando possiamo considerare l'interconnessione RC come semplice capacità C_{int} ?

↪ $C_L \ll C_{int}$

riconsideriamo:

$$T_{90\%} \approx rC_{en}^2 + 2.3R_{dr}C_{en}$$

se, ad esempio, $2.3R_{dr}C_{int} > 10R_{int}C_{int}$ tempo caratteristico dell'interconnessione

↳ trascurabile rispetto al tempo del driver a pilotare l'interconnessione

$$R_{dr} > 10 \frac{R_{int}}{2.3} \rightarrow L_{en} < 2.3 \frac{R_{dr}}{10r}$$

se questa condizione è verificata allora possiamo considerare la linea puramente capacitiva e trascurare gli effetti resistivi della linea

↳ trascuro i. carth. linea

se invece

$$L_{en} > 2.3 \frac{R_{dr}}{10r}$$

allora dobbiamo tenere in considerazione della natura distribuita della rete RC




Determinazione dei parametri del driver

sappiamo che la corrente di saturazione vale

$$I_{sat} = I_{dr} = \frac{\beta_n}{2} (V_{DD} - V_T)^2 \quad \text{dove per semplicità trascuriamo il termine } (1 + \lambda V_{DS}) = 1 \quad (\lambda=0)$$

per quanto riguarda il termine R_{dr} e V_x ricordiamo che in regione triodo




$$I_{DS} = \frac{\beta_n}{2} [2(V_{GS} - V_T)V_{DS} - V_{DS}^2] \quad \text{dove anche in questo caso trascuriamo la modulazione della lunghezza di canale } \lambda$$

I_{DS} è funzione quadratica di V_{DS} !

La determinazione di R_{dr} e V_x può avvenire in due modi diversi

Determinazione dei parametri del driver



Metodo 1) Estrapoliamo la relazione I_{DS} - V_{DS} sulla base del tratto lineare nell'intorno di $V_{DS} = 0$

$$\left. \frac{\partial I_{DS}}{\partial V_{DS}} \right|_{V_{DS}=0} = \beta_n (V_{GS} - V_T) - \beta_n V_{DS} \Big|_{V_{DS}=0} = \beta_n (V_{DD} - V_T)$$

$$R_{dr} = \frac{1}{\beta_n (V_{DD} - V_T)_{V_{DS}=0}} \quad \text{e} \quad V_x = R_{dr} I_{dr}$$

stiamo sovrastimando I_{DS} in regione triodo e quindi sottostimando il ritardo

Metodo 2)

$$R_{dr} = \frac{V_{x(2)}}{I_{dr}} = \frac{V_{DD} - V_T}{\frac{\beta_n}{2} (V_{DD} - V_T)^2} = \frac{2}{\beta_n (V_{DD} - V_T)}$$

stiamo sottostimando I_{DS} in regione triodo e quindi sovrastimando il ritardo

$$R_{inv} = R_{dr}??$$

Supponiamo che con la metodologia del Logical Effort si determini una resistenza equivalente di un invertitore simmetrico pari a R_{inv}

Ricordando che R_{inv} è definita al 90% dell'escursione del segnale di uscita

Posso assumere $R_{inv} = R_{dr}$ e usarla per calcolare il ritardo?


No, perché R_{inv} è definita già al 90% dell'escursione dunque il valore da usare per il pilotaggio dell'interconnessione sarà:

$$R_{dr} = \frac{R_{inv}}{2.3}$$

questo perché R_{dr} rappresenta una resistenza a tutti gli effetti mentre R_{inv} , di nuovo, è definita al 90% dell'escursione

esempio

WSi₂ sezione quadrata $H=W$



$L = 1\text{cm}$

$$H = W = 0,5\mu\text{m}$$

$$t_{di} = 0,2\mu\text{m}$$

$$\epsilon_{di} = 3,9 \cdot \epsilon_0$$

$$\rho_{WSi_2} = 130\mu\Omega \cdot \text{cm}$$

$$R_{dr} = 10\text{k}\Omega$$

$$C_{dr} = 3\text{fF}$$

$$C = C_{pp} + C_{fr} \rightarrow \frac{2\pi\epsilon_{di}}{\ln\left[\frac{4t_{di}+H}{H}\right]} = 2,268\text{pF/cm} \quad C = 0,313\frac{\text{fF}}{\mu\text{m}}$$

$$\frac{\epsilon_{di}}{t_{di}} \cdot W = 0,8625\text{pF/cm}$$

$$r = \frac{\rho_{WSi_2}}{WH} = 52\text{k}\Omega/\text{cm}$$

$$R_{INT} \cdot C_{INT} = rL^2 = 162,7\text{ns}$$



driver caricato da sola $C_{INT} \leftrightarrow L < \frac{2,3 R_{dr}}{10r}$


$$2,3 R_{dr} \cdot C_{INT} = 72\text{ns}$$

$$T_{90\%} = 162,7 + 72 = 234,7\text{ns}$$

$$1\text{cm} < 440\mu\text{m} \quad \text{FALSO}$$

↓
devo tener conto di $R_{INT} \cdot C_{INT}$

Se il termine rcL_{en}^2 risulta molto maggiore di $2.3R_{dr}cL_{en}$, allora, anche agendo sul dimensionamento del transistor non si otterranno miglioramenti significativi del ritardo




Dobbiamo partizionare l'interconnessione!

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$

- ☐ Partizionamento di interconnessioni – ripetitori ad area minima ①
- ☐ Partizionamento di interconnessioni – ripetitori a dimensionamento ottimo ②
- ☐ Ripetitori in cascata ③

Partizionamento di interconnessioni – ripetitori ad area minima

Se il termine $2.3R_{dr}C_{int} < R_{int}C_{int}$ il ritardo è dominato fortemente dall'interconnessione e l'unico modo per ridurre il ritardo è attraverso un partizionamento della linea con l'inserimento di opportuni driver (**ripetitori**)



$$T_{90\%} \approx (R_{int}C_{int}) + 2.3[(R_{dr}C_{int}) + (R_{int}C_L) + (R_{dr}C_L)]$$

$$T_{90\%} = k \left[2.3 \left(R_{dr}c \left(\frac{L_{en}}{k} \right) + r \left(\frac{L_{en}}{k} \right) C_{dr} + R_{dr}C_{dr} \right) + rc \left(\frac{L_{en}}{k} \right)^2 \right]$$

$$= 2.3(R_{dr}cL_{en} + rL_{en}C_{dr} + kR_{dr}C_{dr}) + rc \frac{L_{en}^2}{k}$$

Partizionamento di interconnessioni – ripetitori ad area minima

$$\frac{dT_{90\%}}{dk} = 0 \rightarrow rc \left(\frac{L_{en}}{k} \right)^2 = 2.3 R_{dr} C_{dr} \longrightarrow k_{ott} = \sqrt{\frac{rc L_{en}^2}{2.3 R_{dr} C_{dr}}}$$

ritardo intrinseco di
un tratto di
interconnessione

ritardo driver
caricato da C_{dr}

sostituendo k_{ott} nell'espressione di $T_{90\%}$ troviamo:

$$T_{90\%} = 2.3(R_{dr}cL_{en} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

$$\underbrace{\quad\quad\quad}_{R_{dr}C_{int}} \quad \underbrace{\quad\quad\quad}_{R_{int}C_{dr}}$$

Partizionamento di interconnessioni – ripetitori ad area minima

$$T_{90\%} = 2.3(R_{dr}C_{Len} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

prima $2,3 R_{dr} \cdot C_{INT} + crL^2$

- ❑ Notiamo come il ritardo dipende **linearmente** e non più **quadraticamente** da L_{en}
- ❑ I termini $R_{dr}C_{int}$ e $R_{int}C_{dr}$ non vengono modificati dall'ottimizzazione
- ❑ Il k non sarà un numero intero → vale quanto detto nel caso di uso della metodologia del *logical effort*
- ❑ Quando devo aspettarmi un **netto miglioramento rispetto al caso di interconnessione non partizionata?**

↓
 K grande

esempio

$$T_{90\%} = 2,3 (R_{dr} \cdot c \cdot Len) + r_c Len^2 = 234,7 ns \quad \text{senza ottimizzazioni}$$

$$K_{opt} = \sqrt{\frac{r_c Len}{2,3 R_{dr} \cdot C_{dr}}} = 48,57$$

$$T_{90\%} = 2,3 (R_{dr} \cdot c \cdot Len + r_c \cdot Len \cdot C_{dr} + K R_{dr} \cdot C_{dr}) + r_c \frac{Len^2}{K}$$

$$= 79 ns$$

$R_{dr} \cdot C_{INT}$ rilevante $\rightarrow$ ridurre R_{dr}
 $\underbrace{\hspace{1cm}}_{c \cdot Len}$

Partizionamento di interconnessioni – ripetitori a dimensionamento ottimo

Se nell'espressione per il ritardo il termine $R_{dr}C_{int} = R_{dr}cL_{en}$ (che non è stato modificato dall'ottimizzazione) è rilevante $\rightarrow$ possiamo provare a **ridurre** R_{dr}


In questo caso i **parametri di progetto** sono:

□ **k**

□ **Il dimensionamento h dei driver**

sappiamo che avrò

$$\begin{cases} \frac{R_{dr}}{h} \text{ rappresenta la nuova } R_{dr} \\ C_{dr}h \text{ rappresenta la nuova } C_{dr} \end{cases}$$



Dimensionamento ottimo dei ripetitori

In questo caso i parametri di progetto sono:

□ k

□ Il dimensionamento h dei driver $\xrightarrow{\text{sappiamo che avrò}} \begin{cases} \frac{R_{dr}}{h} \text{ rappresenta la nuova } R_{dr} \\ C_{dr}h \text{ rappresenta la nuova } C_{dr} \end{cases}$

Similmente al caso precedente

$$T_{90\%} = k \left[2.3 \left(\left(\frac{R_{dr}}{h} \right) c \left(\frac{L_{en}}{k} \right) + r \left(\frac{L_{en}}{k} \right) (C_{dr}h) + \left(\frac{R_{dr}}{h} \right) (C_{dr}h) \right) + rc \left(\frac{L_{en}}{k} \right)^2 \right]$$
$$= 2.3 \left(\left(\frac{R_{dr}}{h} \right) c L_{en} + r L_{en} (C_{dr}h) + k \left(\frac{R_{dr}}{h} \right) (C_{dr}h) \right) + rc \frac{L_{en}^2}{k}$$

Cerchiamo la condizione di ottimo rispetto al dimensionamento del driver h

$$\frac{dT_{90\%}}{dh} = 0$$

Dimensionamento ottimo dei ripetitori

$$\frac{dT_{90\%}}{dh} = 0 \quad \longrightarrow \quad \frac{dT_{90\%}}{dh} = -\frac{R_{dr}cL_{en}}{h^2} + rL_{en}C_{dr} = 0$$

$$h_{ott} = \sqrt{\frac{R_{dr}c}{rC_{dr}}} = \sqrt{\frac{R_{dr}C_{int}}{R_{int}C_{dr}}}$$

Notiamo che i termini che dipendono da k non dipendono da $h \rightarrow$ quindi k_{ott} è quello trovato in precedenza

Sostituendo le espressioni di h e k nell'espressione di $T_{90\%}$ troviamo:

$$T_{90\%} = 2(2.3 + \sqrt{2.3})L_{en}\sqrt{R_{dr}C_{dr}rc}$$

$$T_{90\%} \approx 7.6L_{en}\sqrt{R_{dr}C_{dr}rc}$$

$$T_{90\%} = 2.3(R_{dr}cL_{en} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

→ ottimizzando numero di tratti di linea k e con dim.min.

$$T_{90\%} = 7.6L_{en}\sqrt{R_{dr}C_{dr}rc}$$

→ ottimizzando numero di tratti di linea k e il dimensionamento dei driver h

La seconda espressione mostra che il miglioramento di $T_{90\%}$ è rilevante quando i ritardi $R_{dr}cL_{en}$ e $rL_{en}C_{dr}$ sono molto diversi dopo la prima ottimizzazione

$$h_{ott} = \sqrt{\frac{R_{dr}c}{rC_{dr}}} = \sqrt{\frac{R_{dr}C_{int}}{R_{int}C_{dr}}} \xrightarrow{\text{se } R_{dr}C_{int} \ll R_{int}C_{dr}} h \ll 1$$

Contraddice l'ipotesi alla base del dimensionamento degli stadi con $h > 1$ che vorrebbe far diminuire la resistenza dei driver a dimensionamento minimo


In particolare il miglioramento di $T_{90\%}$ è rilevante quando

$$\begin{cases} R_{dr}cL_{en} \gg rL_{en}C_{dr} \\ R_{dr}cL_{en} \gg L_{en}\sqrt{2.3R_{dr}C_{dr}rc} \end{cases} \xrightarrow{\quad} \sqrt{2.3(R_{dr}C_{int})(R_{int}C_{dr})}$$

si verifica quando $R_{dr}c \gg rC_{dr}$

↪ aumento dimensionamento degli inventari tra un segmento e l'altro


Partizionamento di interconnessioni – ripetitori ad area minima



$$T_{90\%} = 2.3(R_{dr}cL_{en} + rL_{en}C_{dr}) + 2L_{en}\sqrt{2.3R_{dr}C_{dr}rc}$$

$$k_{ott} = \sqrt{\frac{rcL_{en}^2}{2.3R_{dr}C_{dr}}}$$

Partizionamento di interconnessioni – ripetitori a dimensionamento ottimo



$$T_{90\%} \approx 7.6L_{en}\sqrt{R_{dr}C_{dr}rc}$$

$$k_{ott} = \sqrt{\frac{rcL_{en}^2}{2.3R_{dr}C_{dr}}} \quad h_{ott} = \sqrt{\frac{R_{dr}c}{rC_{dr}}} = \sqrt{\frac{R_{dr}C_{int}}{R_{int}C_{dr}}}$$

esempio

$$T_{90\%} \simeq 7,6 \sqrt{R_{dr} \cdot C_{dr} \cdot r \cdot c \cdot L_{en}} = 16,8 \text{ ns}$$

$$T_{90\%} \Big|_{\substack{\text{dim.} \\ \text{fissato}}} = \underline{2,3 (R_{dr} \cdot c \cdot L_{en} + r \cdot L_{en} \cdot C_{dr})} + 2 L_{en} \sqrt{2,3} \cdot \sqrt{R_{dr} \cdot C_{dr} \cdot c \cdot r}$$

$$\Big|_{\substack{\text{dim.} \\ \text{ottimo}}} = \underline{2,3 \cdot 2 \cdot L_{en} \sqrt{R \cdot dr \cdot c \cdot r}} + 2 \sqrt{2 \cdot 3} \cdot L_{en} \sqrt{R_{dr} \cdot C_{dr} \cdot c \cdot r}$$

$$\cancel{2,3} \cdot 2 \sqrt{R_{dr} \cdot C_{dr} \cdot R_{INT} \cdot C_{INT}} \quad \cancel{2,3} (R_{dr} \cdot C_{INT} + R_{INT} \cdot C_{dr})$$

$\downarrow$
 $2\sqrt{xy}$

$x+y$

x y

$$4xy \leq x^2 + y^2 + 2xy$$


$$0 \leq x^2 - 2xy + y^2$$

$$0 \leq (x-y)^2$$

Ripetitori in cascata

Se possiamo considerare l'interconnessione come una pura capacità $C_{int} = cL_{en}$

Usiamo quanto già appreso in precedenza



In questo caso i parametri di progetto sono:

□ Il numero n degli invertitori

□ Il fattore f di aumento progressivo dei dimensionamenti $\rightarrow$ *step-up* ratio

$$2,3 R_{dr} \cdot f \cdot C_{dr} \rightarrow$$

$$2,3 \frac{R_{dr}}{f} \cdot f^2 \cdot C_{dr}$$

Si nota come i primi $n - 1$ stadi abbiano come carico la capacità di ingresso dello stadio che segue $\rightarrow$ dunque il loro ritardo sarà $2.3 f R_{dr} C_{dr}$

L'ultimo invertitore che è connesso direttamente all'interconnessione avrà un ritardo dato da:

se $C_L \ll C_{int}$ allora:

$$T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}$$



$$T_{90\%} = \underbrace{rcL_{en}^2}_{\substack{\downarrow \\ \text{from } T_{90\%} \approx rcL_{en}^2 + 2.3R_{dr}cL_{en}}} + 2.3 \frac{R_{dr}}{f^{(n-1)}} cL_{en}$$


E dunque il ritardo complessivo sarà dato da

$$T_{90\%} = 2.3(n-1)fR_{dr}C_{dr} + \left[2.3 \frac{R_{dr}}{f^{(n-1)}} C_{int} + R_{int} C_{int} \right]$$

$$T_{90\%} = 2.3(n-1)fR_{dr}C_{dr} + \left[2.3 \frac{R_{dr}}{f^{(n-1)}} \underbrace{C_{int}}_{\substack{\downarrow \\ cL_{en}}} + \underbrace{R_{int} C_{int}}_{\substack{\downarrow \\ rcL_{en}^2}} \right]$$

Il valore ottimo si ottiene annullando le derivate rispetto a n e f

$$\begin{cases} \frac{dT_{90\%}}{dn} = 0 \rightarrow C_{dr} - cL_{en} \frac{\ln f}{f^n} = 0 \\ \frac{dT_{90\%}}{df} = 0 \rightarrow C_{dr} - \frac{cL_{en}}{f^n} = 0 \end{cases}$$



$$\begin{cases} n = \ln\left(\frac{C_{int}}{C_{dr}}\right) = \ln\left(\frac{cL_{en}}{C_{dr}}\right) \\ f = e \end{cases}$$

$$T_{90\%} = 2,3 (n-1) f \cdot R_{dr} \cdot C_{dr} + \left[2,3 \frac{R_{dr} \cdot c \cdot \text{len}}{f^{n-1}} + r \cdot c \cdot \text{len}^2 \right]$$

$$\begin{cases} \frac{\partial T}{\partial n} = 0 \\ \frac{\partial T}{\partial f} = 0 \end{cases} \quad \left(\frac{d}{dx} A^{-x} = -A^{-x} \ln(A) \right)$$

$$\frac{\partial T}{\partial f} = 0 \rightarrow 2,3 f \cdot R_{dr} \cdot C_{dr} + 2,3 R_{dr} \cdot c \cdot \text{len} \left(-\frac{1}{f^{n-1}} \cdot \ln f \right) = 0$$

$$f \cdot C_{dr} = c \cdot \text{len} \cdot \frac{\ln f}{f^{n-1}}$$

$$C_{dr} = c \cdot \text{len} \cdot \frac{\ln f}{f^n}$$

$$2,3 (n-1) R_{dr} \cdot C_{dr} - (n-1) \frac{2,3 R_{dr} \cdot c \cdot \text{len}}{f^n} = 0$$

$$C_{dr} = \frac{c \cdot \text{len}}{f^n}$$

$$\ln f = 1$$

$$f = e$$

$$C_{dr} = \frac{c \cdot \text{len}}{e^n}$$

$$e^n = \frac{c \cdot \text{len}}{C_{dr}}$$

$$n = \ln \left[\frac{c \cdot \text{len}}{C_{dr}} \right]$$

$$T_{90\%} = rcL_{en}^2 + 2.3 \frac{R_{dr}}{f(n-1)} cL_{en} \xrightarrow[\text{in precedenza}]{\text{sostituendo risultati trovati}}$$

$$T_{90\%} = 2.3eR_{dr}C_{dr} \ln\left(\frac{cL_{en}}{C_{dr}}\right) + rcL_{en}^2$$

↓ da confrontare con

$$T_{90\%} \approx 2.3R_{dr}cL_{en} + rcL_{en}^2$$

Si vede come l'approccio che prevede una cascata di invertitori:

- ❑ riduce drasticamente il termine legato al driver $R_{dr}C_{int}$
- ❑ non modifica il ritardo intrinseco della linea rcL_{en}^2 (che dipende quadraticamente dalla lunghezza della linea)

L'utilità di questo approccio sarà efficace nel caso in cui $2.3R_{dr}cL_{en} \gg rcL_{en}^2$

esempio

$$n = \ln\left(\frac{C_{INT}}{C_{dr}}\right) \approx 7$$

$$T_{90\%} = 2,3 \cdot e \cdot R_{dr} \cdot C_{dr} \cdot \ln\left(\frac{c \cdot len}{C_{dr}}\right) + \underbrace{rc \cdot len^2}_{163ns} = 164ns$$

$$\overset{\text{prima}}{2,3 \cdot R_{dr} \cdot C_{dr}} = 72 \rightarrow 1ns$$



$$\parallel r \cdot c \cdot l_{en}^2 + 2,3 R_{dr} \cdot c \cdot l_{en}$$

Alcuni risultati

$T_{90\%}$ di una linea RC in Al ($\rho_{Al} = 3\mu\Omega cm$), $c = 3pF/cm$, DRIVER: $R_{dr} = 10k\Omega$, $C_{dr} = 3fF$

Dominata
termine
lineare



$L = 10cm$
 $\rightarrow r \cdot c \cdot l_{en}^2 = 90ns$
 $\rightarrow 2,3 \cdot R_{dr} \cdot c \cdot L_{en}$
 $\parallel$
 $690ns$



- ❑ Resistività r bassa $\rightarrow$ ritardo caso singolo buffer è lineare (non dominato da rcL_{en}^2)
- ❑ Pilotaggio con driver ripetuti a dimensionamento minimo è poco efficace
- ❑ Con driver ottimizzati, essendo $R_{dr}c \gg rcC_{dr}$, $T_{90\%}$ è molto minore

Alcuni risultati



$T_{90\%}$ di una linea RC in polySi ($\rho_{polySi} = 1000\mu\Omega cm$), $c = 3pF/cm$, DRIVER: $R_{dr} = 10k\Omega$, $C_{dr} = 3fF$



- Ritardo intrinseco della linea dominante per lunghezze di circa $10^3\mu m \rightarrow$ infatti il ritardo con singolo driver aumenta in modo quadratico con L_{en}
- Pilotaggio con cascata di driver risulta poco efficace vista l'importanza del ritardo intrinseco
- $R_{dr}c$ paragonabile a $rC_{dr} \rightarrow$ l'ottimizzazione dei dimensionamento dei ripetitori non produce un grande miglioramento rispetto al ripetitore minimo

Alcuni risultati


$T_{90\%}$ di una linea in Tungsten silicide ($\rho_{WSi_2} = 130\mu\Omega cm$), $c = 3pF/cm$, DRIVER: $R_{dr} = 10k\Omega$, $C_{dr} = 3fF$



□ Resistività intermedia tra polisilicio e alluminio → proprietà dei ritardi intermedia rispetto ai due casi precedenti

Interconnessioni a basse perdite

Abbiamo visto come possiamo schematizzare un tratto Δ_x di linea



Sappiamo che l'induttanza è definita come rapporto

$$\frac{\theta}{i}$$



l sarà quindi definita in base al flusso di campo magnetico per unità di lunghezza della linea



Questa definizione, che è corretta, risulta laboriosa nel nostro caso


Stimiamo l sfruttando il fatto che: un conduttore immerso in un materiale isolante omogeneo si ha che

$$lc = \frac{1}{v_l^2} = \frac{\epsilon_{di}\mu_{di}}{v_{l0}^2} \approx \frac{\epsilon_{di}}{v_{l0}^2}$$

- dove v_l è la velocità della luce nel dielettrico
- dove v_{l0} è la velocità della luce nel vuoto

Interconnessioni *rlc*

Abbiamo visto come possiamo schematizzare un tratto Δ_x di linea



Sappiamo che l'induttanza è definita come rapporto $\frac{\theta}{i}$



l sarà quindi definita in base al flusso di campo magnetico per unità di lunghezza della linea



Questa definizione, che è corretta, risulta laboriosa nel nostro caso (nelle prossime slide vediamo come ricavare un'espressione più agevole per l)

Il sistema di equazioni che descrive il circuito RLC sarà

$$\begin{cases} \frac{\partial V(x, t)}{\partial x} = -rI(x, t) - l \frac{\partial I(x, t)}{\partial t} \\ \frac{\partial I(x, t)}{\partial x} = -c \frac{\partial V(x, t)}{\partial t} \end{cases}$$



- ❑ Derivando rispetto a x la prima equazione
- ❑ Sostituendo nella seconda si ottiene

$$\frac{\partial^2 V(x, t)}{\partial x^2} = rc \frac{\partial V(x, t)}{\partial t} + lc \frac{\partial^2 V(x, t)}{\partial t^2}$$

Il sistema di equazioni che descrive il circuito RLC sarà


$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -rI(x,t) - l \frac{\partial I(x,t)}{\partial t} \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$



- ☐ Derivando rispetto a x la prima equazione
- ☐ Sostituendo nella seconda si ottiene

$$\frac{\partial^2 V(x,t)}{\partial x^2} = rc \frac{\partial V(x,t)}{\partial t} + lc \frac{\partial^2 V(x,t)}{\partial t^2}$$

campo TEM ↗



linea bifilare

hp: $\vec{E}, \vec{H}$ ortogonali tra loro

$\vec{E}$ ed $\vec{H}$ non hanno componenti lungo x

$$\oint \vec{H} \cdot d\vec{l} = I \quad (2)$$

onda che in un istante
nel piano yz con $\vec{E} \perp \vec{H}$
è un'onda TEM

$\vec{E}, \vec{H}$ ortogonali a direzione
in cui si propaga l'onda

$$\oint \vec{E} \cdot d\vec{l} = 0 \quad (1)$$

linea chiusa

$$\oint \vec{E} \cdot d\vec{l} = 0 \quad || \quad - \frac{d}{dt} \int_{S_0} \vec{B} \cdot d\vec{l} = 0$$

$B \perp S \rightarrow 0$

piano $\perp$ all'asse del
filo, campo elettrico
conservativo


①② → definisco in maniera univoca da ddp tra conduttori

$$\forall x \text{ lungo linea definisco } v(x,t) = - \int \vec{E} \cdot d\vec{l}$$

$$\forall x \quad i(x,t) = \oint \vec{H} \cdot d\vec{l}$$

non dipende da r
perché E conservativo





hp: $\vec{E}, \vec{H}$ siano ortogonali tra loro
e $\vec{E}$ ed $\vec{H}$ non hanno componenti lungo x

$$\oint \vec{E} \cdot d\vec{l} = 0 \rightarrow \oint \vec{E} \cdot d\vec{l} = -\frac{d}{dt} \underbrace{\int_{S_y} \vec{B} \cdot d\vec{S}}_0$$


$$\oint \vec{H} \cdot d\vec{l} = I$$

def. in maniera univoca le diff di pot tra i conduttori

$$\forall x \text{ lungo le linee } v(x,t) = -\int \vec{E} \cdot d\vec{l}$$

$$\forall x \quad i(x,t) = \oint \vec{H} \cdot d\vec{l}$$

DIMOSTRAZIONE



derivando in x prima eq.

$$\frac{\partial^2 V}{\partial x^2} = -\frac{\partial}{\partial x} \left(\frac{\partial I}{\partial x} \right) - l \frac{\partial}{\partial x} \left(\frac{\partial I}{\partial t} \right)$$

$$\frac{\partial^2 V}{\partial x^2} = r c \frac{\partial V}{\partial t} + l c \frac{\partial^2 V}{\partial t^2}$$

$$\begin{cases} V(x,t) = V(x+\Delta x,t) + \Delta x I(x,t) + l \Delta x \frac{\partial I(x,t)}{\partial t} \\ I(x,t) = I(x+\Delta x,t) + c \Delta x \frac{\partial V(x+\Delta x,t)}{\partial t} \end{cases}$$

lim $\Delta x \rightarrow 0$

$$\begin{cases} \frac{\partial V(x,t)}{\partial x} = -I(x,t) - l \frac{\partial I(x,t)}{\partial t} \\ \frac{\partial I(x,t)}{\partial x} = -c \frac{\partial V(x,t)}{\partial t} \end{cases}$$

$$\boxed{\frac{\partial^2 V}{\partial x^2} = r c \frac{\partial V}{\partial t} + l c \frac{\partial^2 V}{\partial t^2}}$$

Eq. propagazione con attenuazione

Interconnessioni rlc

Ora notiamo che nel caso particolare in cui $r=0$ si ha che:

$$\frac{\partial^2 V(x, t)}{\partial x^2} = rc \frac{\partial V(x, t)}{\partial t} + lc \frac{\partial^2 V(x, t)}{\partial t^2}$$



$$\frac{\partial^2 V(x, t)}{\partial x^2} = lc \frac{\partial^2 V(x, t)}{\partial t^2}$$

Questa equazione per linea non-dissipativa assomiglia all'equazione di propagazione di un'onda (**equazione di d'Alembert**):

$$\nabla^2 u(\mathbf{r}, t) - \frac{1}{v^2} \frac{\partial^2 u(\mathbf{r}, t)}{\partial t^2} = 0$$

caso 1D

$$\frac{\partial^2 u(x, t)}{\partial x^2} - \frac{1}{v^2} \frac{\partial^2 u(x, t)}{\partial t^2} = 0$$

$$u(x, t) = \underbrace{f(x - vt)}_{\text{onda progressiva}} + \underbrace{g(x + vt)}_{\text{onda regressiva}}$$

dove $u(x, t)$ rappresenta l'intensità dell'onda nel punto x e al tempo t e con v : velocità di propagazione dell'onda nel mezzo.

$$w(x, t) = T(t) \cdot X(x)$$


$$w(x, t) = w(x - vt, x + vt) = u(\eta, \mu)$$

E dunque:

$$lc = \frac{1}{v_l^2}$$

Alcuni esempi

Linea coassiale




$$c = \frac{2\pi\epsilon}{\ln \frac{r_2}{r_1}} \quad l = \frac{\mu}{2\pi} \ln \frac{r_2}{r_1}$$

$$lc = \frac{1}{v_l^2} = \epsilon\mu = \epsilon_{di}\mu_{di}\epsilon_0\mu_0$$

$$= \epsilon_{di}\mu_{di} \frac{1}{v_0^2}$$

Linea coplanare




$$c = \frac{2\pi\epsilon}{\cosh^{-1} \frac{h}{r}} \quad l = \frac{\mu}{2\pi} \cosh^{-1} \frac{h}{r}$$

$$lc = \frac{1}{v_l^2} = \epsilon\mu = \epsilon_{di}\mu_{di}\epsilon_0\mu_0$$

$$= \epsilon_{di}\mu_{di} \frac{1}{v_0^2} = \frac{1}{v_e^2}$$

$$v_L^2 = \frac{v_0^2}{\epsilon_{di}\mu_{di}}$$

Linea bifilare



$$c = \frac{2\pi\epsilon}{\cosh^{-1} \frac{h^2 - 2r^2}{2r^2}}$$

$$l = \frac{\mu}{2\pi} \cosh^{-1} \frac{h^2 - 2r^2}{2r^2}$$

$$lc = \frac{1}{v_l^2} = \epsilon\mu = \epsilon_{di}\mu_{di}\epsilon_0\mu_0$$

$$= \epsilon_{di}\mu_{di} \frac{1}{v_0^2}$$

La velocità di propagazione di una onda in questi casi è pari alla velocità della luce nel mezzo che riempie la linea e NON dipende dalle caratteristiche geometriche della linea!

Si può dimostrare che lo stesso vale anche per linee non-distorcenti ($rc = gl$) o per segnali ad «alte frequenze»⁴

Alcune note

Si può dimostrare che solamente nei casi di linea **non dispersiva** ($r = 0$) oppure **non-distorcenti** ($rc = gl$) per segnali ad «**alte frequenze**» ($r \ll \omega l$) la velocità di propagazione di un segnale non dipende dalla sua pulsazione ω . In termini generali, invece, la velocità di propagazione può dipendere dalla pulsazione del segnale

→ un segnale generico (che può essere scomposto nelle sue componenti armoniche mediante trasformata di Fourier) verrà tanto più distorto quanto è lunga la linea di trasmissione dato che le sue componenti spettrali viaggeranno a velocità diverse nella linea di trasmissione!

Possiamo quindi calcolare il valore di induttanza per unità di lunghezza una volta nota la capacità per unità di lunghezza come:

$$l = \frac{1}{c} \frac{1}{v_l^2} = \frac{1}{c} \frac{\epsilon_{di} \mu_{di}}{v_{l0}^2} \approx \frac{1}{c} \frac{\epsilon_{di}}{v_{l0}^2} \quad \text{E relativa}$$

Dielectric	ϵ_r	Propagation speed (cm/nsec)
Vacuum	1	30
SiO ₂	3.9	15
PC board (epoxy glass)	5.0	13
Alumina (ceramic package)	9.5	10

$$\frac{\partial^2 V(x, t)}{\partial x^2} = rc \frac{\partial V(x, t)}{\partial t} + \frac{1}{v_l^2} \frac{\partial^2 V(x, t)}{\partial t^2}$$

$$a(t) = A \cdot \cos(\omega t + \varphi) \leftrightarrow \bar{A} = A e^{j\varphi} \quad \text{Fasore} \quad \frac{\partial a}{\partial t} = j\omega \bar{A}$$

$$S_{\text{ad}} = \frac{\bar{A}}{j\omega}$$

E' un'equazione di propagazione con attenuazione

visto che r, l, c non dipendono dai segnali che li attraversano

Assumiamo che la linea di trasmissione sia connessa ad un generatore di tensione sinusoidale con pulsazione $\omega \rightarrow$ passo al regime armonico introducendo i fasori complessi $V_\omega(x)$ e $I_\omega(x)$

$$\begin{cases} V(x, t) \rightarrow V_\omega(x) \\ I(x, t) \rightarrow I_\omega(x) \end{cases}$$

L'unico parametro è x !

Nel caso di scomposizione di un segnale con Fourier, $\forall \omega$ avrò un set di equazioni.

$$\begin{cases} \frac{\partial V(x, t)}{\partial x} = -rI(x, t) - l \frac{\partial I(x, t)}{\partial t} \\ \frac{\partial I(x, t)}{\partial x} = -c \frac{\partial V(x, t)}{\partial t} \end{cases}$$

Trasformo nel dominio delle frequenze

$$\begin{cases} \frac{dV_\omega(x)}{dx} = -(r + j\omega l)I_\omega(x) \\ \frac{dI_\omega(x)}{dx} = -j\omega cV_\omega(x) \end{cases}$$

Equazione dei telegrafisti
(con conduttanza $g=0$)

Questa equazione va scritta per ogni pulsazione ω !!

Fasore non mi fa ignorare effetti di propagazione dell'onda

Sfruttiamo il fatto che, per una generica linea RLC (anche con una eventuale conduttanza g in parallelo al condensatore), si può dimostrare che per una linea **infinitamente lunga (cioè: senza onde riflesse)**

$$\frac{V_\omega(x)}{I_\omega(x)} = Z(\omega) \quad \text{impedenza generalizzata} \quad \text{dove} \quad Z(\omega) = \sqrt{\frac{r + j\omega l}{g + j\omega c}} \approx \sqrt{\frac{r + j\omega l}{j\omega c}}$$

non dipende dalla sezione x !!

e dove

$$V_\omega(x) = V_\omega(0) e^{-\underbrace{\sqrt{j\omega c(r + j\omega l)}}_{\gamma(\omega)} x}$$

$\gamma(\omega)$ costante di propagazione

Restringiamo l'analisi nel caso in cui $r \ll \omega l$ (caso di basse perdite)

In altre parole stiamo analizzando il comportamento alle alte frequenze (più alte di r/l)

$$Z(\omega) \approx \sqrt{\frac{j\omega l}{j\omega c}} = Z_0 = \sqrt{\frac{l}{c}} = \frac{1}{v_l c} = v_l l \quad \leftarrow$$

In questo caso l'impedenza caratteristica è **reale e non dipende da ω**

$$\begin{cases} \frac{\partial \bar{V}(x)}{\partial x} = -(r+j\omega L) \bar{I}(x) \\ \frac{\partial \bar{I}(x)}{\partial x} = -(g+j\omega C) \bar{V}(x) \end{cases}$$

$$\frac{\partial^2 \bar{V}(x)}{\partial x^2} = -(r+j\omega L) \frac{\partial \bar{I}}{\partial x} = (r+j\omega L)(g+j\omega C) \bar{V}(x)$$

$$\frac{\partial^2 \bar{V}}{\partial x^2} = \gamma^2 \bar{V} \rightarrow \bar{V}(x) = \bar{V}_0^+ e^{-\gamma x} + \bar{V}_0^- e^{+\gamma x}$$

$$\begin{aligned} \bar{I}(x) &= -\frac{1}{r+j\omega L} \cdot \frac{\partial \bar{V}(x)}{\partial x} = -\frac{1}{r+j\omega L} (-\gamma \bar{V}_0^+ e^{-\gamma x} + \gamma \bar{V}_0^- e^{+\gamma x}) \\ &= \frac{\gamma}{r+j\omega L} (\bar{V}_0^+ e^{-\gamma x} - \bar{V}_0^- e^{+\gamma x}) \\ &= \underbrace{\sqrt{\frac{g+j\omega C}{r+j\omega L}}}_{z(\omega) \text{ impedenza generalizzata}} (\bar{V}_0^+ e^{-\gamma x} - \bar{V}_0^- e^{+\gamma x}) \end{aligned}$$

$$\bar{I}(x) = \frac{\bar{V}_0^+}{Z(\omega)} e^{-\gamma x} - \frac{\bar{V}_0^-}{Z(\omega)} e^{+\gamma x}$$

$$\bar{V}(x) = \bar{V}_0^+ e^{-\gamma x} + \bar{V}_0^- e^{+\gamma x}$$

$$\bar{V}(x) = \bar{V}_0^+ e^{(\alpha+j\beta)x} + \bar{V}_0^- e^{(\alpha+j\beta)x}$$

$$\begin{aligned} v(x,t) &= \Re\{\bar{V}(x) \cdot e^{j\omega t}\} = \Re\{\bar{V}_0^+ e^{j\phi_1} e^{-(\alpha+j\beta)x} \cdot e^{j\omega t} + \bar{V}_0^- e^{j\phi_2} e^{(\alpha+j\beta)x} \cdot e^{j\omega t}\} \\ &= \Re\{\bar{V}_0^+ e^{-\alpha x} e^{j(\omega t - \beta x + \phi_1)} + \bar{V}_0^- e^{+\alpha x} e^{j(\omega t + \beta x + \phi_2)}\} \\ &= \bar{V}_0^+ e^{-\alpha x} \cos(\omega t - \beta x + \phi_1) + \bar{V}_0^- e^{+\alpha x} \cos(\omega t + \beta x + \phi_2) \end{aligned}$$

$$v(x,t) = \bar{V}_0^+ e^{-\alpha x} \cos(\omega t - \beta x + \phi_1) + \bar{V}_0^- e^{+\alpha x} \cos(\omega t + \beta x + \phi_2)$$

$$v_{fase} = -\omega/\beta \leftarrow$$

segnale verso x crescenti $\rightarrow$

segnale verso x decrescenti $\leftarrow$

per x fissato periodicità in t
" t " x

Velocità del segnale

$$\omega t - \beta x + \phi_1 = \text{cost}$$

$$\frac{d}{dt}(\omega t - \beta x + \phi_1) = 0$$

$$\omega - \beta \frac{dx}{dt} = 0$$

v c.l. di fase

$$v = \frac{dx}{dt} = \frac{\omega}{\beta}$$

β si dimostra essere positivo

velocità ondo progressiva

velocità di fase non ha significato fisico (può superare c)

stasamento ϕ_1

$$\cos(\omega t - \beta x + \phi_1) = \cos(\omega t - \beta(x + \lambda) + \phi_1)$$

$$\beta \lambda = 2\pi \rightarrow \lambda = \frac{2\pi}{\beta} \quad \gamma = \alpha + j\beta$$

$$\downarrow v = \omega / \beta$$

$$\lambda = \frac{2\pi}{\omega} \cdot v = \frac{v}{f} \leftarrow \text{dipende dal mezzo}$$

$$f \leftarrow \text{dipende dal generatore}$$

$$v(x, t) = V_0^+ e^{-\alpha x} \cdot \cos\left(\frac{2\pi}{T} \cdot t - \frac{2\pi}{\lambda} x + \phi_1\right) +$$

$$+ V_0^- e^{+\alpha x} \cdot \cos\left(\frac{2\pi}{T} \cdot t + \frac{2\pi}{\lambda} x + \phi_2\right)$$

$$\bar{V}(x) = \bar{V}_0^+ \cdot e^{-\alpha x} \cdot e^{-j\beta x}$$

$$\bar{I}(x) = \frac{\bar{V}_0^+}{\bar{Z}(w)} \cdot e^{\alpha x} \cdot e^{-j\beta x}$$

$$\frac{\bar{V}(x)}{\bar{I}(x)} = z(w) = \sqrt{\frac{r + j\omega l}{g + j\omega c}}$$

$$\text{Se } r = g = 0$$

$$\gamma = j\omega \sqrt{L_c} \rightarrow \alpha = 0$$

$$\beta = \omega \sqrt{L_c}$$


$$v = \frac{\omega}{\beta} = \frac{\omega}{\omega \sqrt{L_c}} = \frac{1}{\sqrt{L_c}}$$

In questo caso (cioè se $r \ll \omega l$) la costante di propagazione diventa

$$\gamma(\omega) = \sqrt{j\omega c(r + j\omega l)} \approx j\omega\sqrt{lc} + \frac{r}{2}\sqrt{\frac{c}{l}}$$

ricordando che

$$\begin{cases} v_l = \frac{1}{\sqrt{lc}} \\ Z_0 = \sqrt{\frac{l}{c}} \end{cases}$$



$\gamma = \alpha + j\beta$
 ↑ ↑
 attenuazione fase
 $\gamma(\omega) \approx j\frac{\omega}{v_l} + \frac{r}{2Z_0}$
 $v = \frac{\omega}{\beta} = \frac{\omega}{\omega/v_l} = v_l$

e dunque il potenziale risulta

$$V_\omega(x) = V_\omega(0)e^{-\gamma(\omega)x} = V_\omega(0)e^{-j\frac{\omega}{v_l}x}e^{-\frac{r}{2Z_0}x}$$

$$= V_\omega(0)e^{-j\omega t_{fl}}e^{-\alpha x}$$

□ dove $t_{fl} = x/v_l$ è il **tempo di volo**

□ dove $\alpha = r/(2Z_0)$ è la **costante di attenuazione**

$$\sqrt{j\omega c \cdot \omega l \cdot \left(\frac{r}{\omega l} + j\right)}$$

$$= \omega\sqrt{lc} \sqrt{j\frac{r}{\omega l} - 1}$$

$$= j\omega\sqrt{lc} \sqrt{1 - j\frac{r}{\omega l}}$$

$$\sqrt{1-x} \Big|_{x \rightarrow 0} = 1 - \frac{x}{2} - \frac{x^2}{8}$$

$$\gamma = j\omega\sqrt{lc} \left(1 - j\frac{r}{2\omega l}\right)$$

$$\gamma = j\frac{\omega}{v_l} + \frac{r}{2Z_0} \quad Z_0 = \sqrt{\frac{l}{c}}$$

$$V_{\omega}(x) = V_{\omega}(0)e^{-j\omega t_{fl}}e^{-\alpha x}$$

- ❑ Il potenziale presenta un termine di sfasamento nel dominio delle frequenze $e^{-j\omega t_{fl}} \rightarrow$ un ritardo nel dominio del tempo che dipende dalla posizione x (infatti $t_{fl} = x/v_l$)
- ❑ tale ritardo non dipende dalla frequenza $\rightarrow$ linea non dispersiva
- ❑ C'è un termine di attenuazione esponenziale $e^{-\alpha x}$: onda iniettata al tempo $t=0$ alla sezione $x=0$ raggiunge la generica sezione x con attenuazione che dipende dal rapporto tra resistività per unità di lunghezza r e l'impedenza caratteristica Z_0

TABLE 2.3. Key Properties of the Fourier Transformation

Time Function	Fourier Transform
$f(t)$	$F(j\omega)$
$df(t)/dt$	$j\omega F(j\omega)$
$\int_{-\infty}^t f(\tau) d\tau$	$\frac{1}{j\omega} F(j\omega) + \pi F(0)\delta(\omega)$
$f_1(t) * f_2(t)$	$F_1(j\omega) F_2(j\omega)$
$\int_{-\infty}^{\infty} f(t) ^2 dt$	$\frac{1}{2\pi} \int_{-\infty}^{\infty} F(j\omega) ^2 d\omega$
$f(t - t_0)$	$F(j\omega) e^{-j\omega t_0}$
$f(t) e^{j\omega_0 t}$	$F(j\omega - j\omega_0)$
$k_1 f_1(t) + k_2 f_2(t)$	$k_1 F_1(j\omega) + k_2 F_2(j\omega)$

- ❑ Visto che abbiamo assunto $r \ll \omega l$ stiamo facendo un'analisi in frequenza valida per "alte" frequenze.
 - ❑ $\rightarrow$ questo approccio non descrive completamente la linea di trasmissione e non è sufficiente per calcolare la risposta dell'interconnessione ad un gradino di tensione

- Tornando alla linea di **lunghezza infinita con stimolo in ingresso** dato da un gradino di potenziale, la tensione al tempo t e sezione x sarà data da:

$$V(x, t) = V_0[e^{-\alpha x} + f_{sl}(x, t)]u\left(t - \frac{x}{v_l}\right)$$

$$= V_0[e^{-\alpha x} + f_{sl}(x, t)]u(t - t_{fl})$$

$$x=0 \quad \overleftarrow{L} \quad \overrightarrow{+}$$


$$\overleftarrow{v_l}$$

$$t_{fl} = \frac{L}{v_l}$$

$$u(y) \begin{cases} 0 & y \leq 0 \\ 1 & y \geq 0 \end{cases} \quad \leftarrow [t < t_{fl} \rightarrow u=0]$$

$f_{sl}(x, t)$ è una generica funzione lentamente variabile sulle scale temporali di un tempo di volo t_{fl} e tale che

$$\lim_{t \rightarrow \infty} [e^{-\alpha x} + f_{sl}(x, t)] \rightarrow 1$$



Più linea è lunga,
più è dominante
la componente
di transitorio
lento

$V(x, t)$ è costituito da:

- una componente $V_0 e^{-\alpha x}$ che raggiunge x in un tempo t_{fl}
- una componente lenta $f_{sl}(x, t)$ che garantisce il raggiungimento di V_0 in un tempo sufficientemente lungo

Linea con forti perdite e a basse perdite

Fortemente dispersiva

$$e^{-\alpha L_{en}} < 0.08$$



$$\frac{rL_{en}}{2Z_0} > 2.5$$



$$L_{en} > 5 \frac{Z_0}{r}$$

poco meno del 10% dell'onda
iniettata raggiunge l'uscita
della linea in un tempo pari a
 t_{fl}

Basse perdite

$$e^{-\alpha L_{en}} > 0.78$$



$$\frac{rL_{en}}{2Z_0} < 0.25$$



$$L_{en} < \frac{Z_0}{2r}$$

quasi l'80% dell'onda iniettata
raggiunge l'uscita della linea
in un tempo pari a t_{fl}

Linea senza perdite

se $\frac{rL_{en}}{2Z_0} \ll 1 \rightarrow$ linea senza perdite/linea di trasmissione

$$\text{con } Z_0 = \sqrt{\frac{l}{c}}$$

L'equazione che descrive la linea di trasmissione sarà

$$\frac{\partial^2 V(x, t)}{\partial x^2} = \frac{1}{v_l^2} \frac{\partial^2 V(x, t)}{\partial t^2}$$

equazione delle onde

soluzioni generali

$$\begin{cases} V_f(x, t) = V\left(0, t - \frac{x}{v_l}\right) & \text{onda progressiva} \\ V_r(x, t) = V\left(x_r, t - \frac{x_r - x}{v_l}\right) & \text{onda regressiva} \end{cases}$$

x_r sezione della linea dove
viene iniettata l'onda
regressiva

La tensione ad una sezione della linea è sempre la sovrapposizione di un'onda progressiva e una regressiva pesata con opportuni coefficienti


→ onda riflessa alla fine della linea quando incontra un "ostacolo"
 cc, condensatore, etc.

NOTA

- ❑ La tensione ad una certa sezione della linea di lunghezza finita si comporta si comporta **come se la linea fosse infinita** fino all'istante in cui arriva la prima onda riflessa da una terminazione → infatti l'onda elettromagnetica si propaga ad una velocità finita e non può «sapere» cosa c'è davanti a se;
- ❑ Le forme d'onda sulla linea dipenderanno dalle condizioni con cui la linea viene eccitata e dal modo in cui viene terminata la linea
- ❑ Deriviamo un modello che ci consenta di studiare linee di lunghezza finita con riflessioni



Linea pilotata da un driver $(r=0)$ *no fenomeni dissipativi*



SORGENTE $V_s = \frac{Z_0}{R_s + Z_0} V_0 = V_i$

GENERIC PUNTO $V_P = \frac{Z_0}{Z_0 + Z_0} 2V_i = V_i$


CARICO $V_{tL} = \frac{Z_L}{Z_0 + Z_L} 2V_i$

Tensione al carico: è la somma tra onda incidente V_i e onda V_{rL} riflessa dal carico verso la linea

$$V_{tL} = V_i + V_{rL}$$

$$V_{tL} = V_i + V_{rL} \rightarrow V_{rL} = V_{tL} - V_i = \frac{Z_L}{Z_0 + Z_L} 2V_i - V_i = \frac{Z_L - Z_0}{Z_L + Z_0} V_i = \rho_L V_i$$

ρ_L coefficiente di
riflessione al carico



$$V_{tL} = V_i + V_{rL} = V_i(1 + \rho_L)$$

$$Z_L = 0 \rightarrow \rho_L = -1$$

$$Z \rightarrow \infty \rightarrow \rho_L = 1$$

❑ Quando l'onda regressiva arriva alla sorgente, ci sarà un'altra riflessione


❑ Definiamo in coefficiente di riflessione alla sorgente $\rho_S = \frac{R_S - Z_0}{R_S + Z_0}$

$Z_L \rightarrow R_S$

L'onda V_{rS} riflessa alla sorgente verso la linea e quella V_{tS} trasmessa dalla linea alla sorgente saranno:

$$\begin{cases} V_{rS} = \rho_S V_i \\ V_{tS} = (1 + \rho_S) V_i \end{cases}$$

Esempio




$$V_i = \frac{Z_0}{Z_0 + R_s} V_0 \approx V_0 \quad (R_s \ll Z_0)$$

$$\rho_L = \frac{Z_L - Z_0}{Z_L + Z_0} \rightarrow +1$$

$$\rho_S = \frac{R_s - Z_0}{R_s + Z_0} \rightarrow -1$$


tensioni trasmesse
(sia al carico che
alla sorgente) si
sommano alle tens.
trasmesse ZTfL
prima



V_L onda quadra

- ☐ Andamento oscillatorio al carico $\rightarrow$ indesiderato
- ☐ Definiamo il t_{stl} il **settling time** come tempo necessario affinché la tensione sul carico si mantenga entro un certo specificato intervallo intorno al valore di regime (esempio 10%)
- ☐ Un tempo t_{stl} maggiore del tempo di volo implica un ritardo non ottimo per il circuito perchè maggiore di quello strettamente indispensabile per la propagazione del segnale sulla linea


Adattamento al carico



$$\rho_L = \frac{Z_L - Z_0}{Z_L + Z_0} \rightarrow 0$$

$$\rho_S = \frac{R_S - Z_0}{R_S + Z_0} \rightarrow -1$$


$$V_{tL}(t = t_{fl}) = V_S(t = 0)$$



- In un tempo di volo tutti i transitori sono esauriti e trasferiamo tutta la tensione al carico

↳ no andamento oscillatorio

Adattamento alla sorgente



$$\rho_L = \frac{Z_L - Z_0}{Z_L + Z_0} \rightarrow 1$$


$$\rho_S = \frac{R_S - Z_0}{R_S + Z_0} \rightarrow 0$$

$$V_S(0) = \frac{V_0}{2}$$

$$V_{tL}(t = t_{fl}) = V_S(0)(1 + \rho_L) = V_0$$

$$V_{rL}(t = t_{fl}) = V_S(0)\rho_L = \frac{V_0}{2}$$

$$V_{tS}^{\text{TOTALE}}(t = 2t_{fl}) = V_S(0) + \frac{V_0}{2}(1 + \rho_S) = V_0$$




- In un tempo di volo tutti i transistori sono esauriti e trasferiamo tutta la tensione al carico

Linea come semplice capacità

- ❑ Quando possiamo considerare la linea come semplice capacità?
 - quando il tempo di salita e discesa del segnale in ingresso alla linea è grande rispetto a t_{fl}
- ❑ Consideriamo un driver con t_r il tempo di salita del segnale di ingresso alla linea pilotata dal driver

$$t_r > 2.5t_{fl} = 2.5 \frac{L_{en}}{v_l} = 2.5L_{en}\sqrt{lc} \quad \rightarrow \quad L_{en} < \frac{t_r}{2.5\sqrt{lc}} = \frac{v_l t_r}{2.5}$$

DIAGRAMMA A RETICOLO




- Al carico arriveranno contributi a numeri dispari del tempo di volo, mentre alla sorgente a numeri pari del tempo di volo

$V_{tL}(nt_{fl})$ e $V_{ts}(2t_{fl})$ sono tensioni TRASMESSE al carico e sorgente rispettivamente. Non sono le tensioni assolute che ho in un determinato istante al carico o sorgente! (vedi prossima slide)

$$\begin{aligned}
 V_L(t) &= V_{tL}(t_{fl})u(t - t_{fl}) + \sum_{n=1}^{\infty} V_{tL}(t_{fl} + 2nt_{fl})u(t - (t_{fl} + 2nt_{fl})) \\
 &= (1 + \rho_L)V_{s0}u(t - t_{fl}) + \sum_{n=1}^{\infty} (1 + \rho_L)(\rho_S\rho_L)^n V_{s0}u(t - (t_{fl} + 2nt_{fl})) \\
 &= (1 + \rho_L)V_{s0}u(t - t_{fl}) + (1 + \rho_L)(\rho_S\rho_L)V_{s0}u(t - 3t_{fl}) + (1 + \rho_L)(\rho_S\rho_L)^2 V_{s0}u(t - 5t_{fl}) + \dots
 \end{aligned}$$

$$\begin{aligned}
 V_S(t) &= V_{s0}u(t) + \sum_{n=1}^{\infty} V_{tS}(2nt_{fl})u(t - 2nt_{fl}) \\
 &= V_{s0}u(t) + \sum_{n=1}^{\infty} (1 + \rho_S)\rho_S^{n-1}\rho_L^n V_{s0}u(t - 2nt_{fl})
 \end{aligned}$$


- ❑ Notiamo come, per definizione, i termini ρ_S e ρ_L hanno modulo minore di 1 → elevandoli a potenza diventano sempre più piccoli → ho una serie convergente
- ❑ Per avere convergenza più rapida, uno dei due coefficienti di riflessione deve tendere a zero → caso limite si ha quando $\rho_L = 0$ cioè non ho riflessione al carico



Driver troppo conduttivo
troppe oscillazioni

$$\rho_S = -0,677$$

$$\rho_L = 1$$



Driver poco conduttivo
troppo tempo



$$C = 10 \text{ fF}/\mu\text{m}$$

$$L = 200 \mu\text{m}$$

$$l = 100 \text{ pH}/\mu\text{m}$$

$$Z_0 = \sqrt{\frac{l}{C}} = 100 \Omega$$

$$\rho_s = \frac{R_{dr} - Z_0}{R_{dr} + Z_0} = -0,69$$

output entro il 25% ($Z_L \gg Z_0$)

$$V_{SO} = \frac{Z_0 \cdot V_0}{R_{dr} + Z_0} = 0,845 V_0$$

$R_{B1} = Z_0 \rightarrow 1 \text{ tfl per interconnessione driver} = \text{capacità}$

$$\begin{array}{l} 1,25 V_0 \text{ ---} \\ V_0 \text{ ---} \\ 0,75 V_0 \text{ ---} \end{array}$$

$R_{B1}?$
 $Z_0?$
 $\rho_s?$


$$C_{B1} = 544,9 \text{ fF}$$

$$\begin{cases} R_{INV} \cdot C_{INV} = t_{p0} \\ R_{INV} = 2,3 \cdot R_{dr} \end{cases}$$

$$R_{dr} = \frac{R_{INV}}{2,3}$$

$$t_{p0} = 23 \text{ ps}$$

$$R_{dr} = \frac{R_{INV}}{2,3} = \frac{t_{p0}}{2,3 \cdot C_{INV}} = 183 \Omega$$



9° tempo di volo

$$L \rightarrow V_L = 1,156 \cdot V_0$$

$$t_{fl} = L_{en} \cdot \sqrt{L_C} = 200 \text{ ps}$$

$9 t_{fl} = 1,8 \text{ ns} \rightarrow \text{stabilizzo}$



Digital Integrated Circuits

A Design Perspective

Jan M. Rabaey
Anantha Chandrakasan
Borivoje Nikolic


Designing Sequential Logic Circuits

November 2002

Sequential Logic

Circuiti sequenziali

- sincroni (con clk)
- asincroni (più difficili da controllare, event-driven, non c'è clock ad aggiornare lo stato dei registri)



2 storage mechanisms

→ positive feedback

→ charge-based

MEMORIE

→ statiche / driven by positive feedback
conservano stato logico finché c'è alimentazione

→ dinamiche dati immagazzinati per brevi periodi di tempo (range di ms) e fondate sullo storage di carica dei condensatori
leakage → carica comincia a perdersi con il tempo, c'è bisogno di fasi di refresh

Timing Definitions

t_{su} - tempo di setup

t_{su} : t. minimo in cui dato deve rimanere stabile prima del fronte di clock


t_{hold} - t. di hold

t_{hold} : t. in cui dato deve rimanere stabile a valle dell'evento di clock


t_{c-Q}

t_{c-Q} : dato all'ingresso D viene copiato sull'uscita Q dopo un tempo t_{c-Q}
propagation delay tempo riferito al fronte di clock

dopo t_{c-Q} dato in uscita stabile fino al prossimo fronte di clock



dato riportato in uscita in corrispondenza del fronte di salita del clock





POSITIVE
EDGE
TRIGGER

vari $t.$ $\rightarrow$ vincoli su frequenza operativa del circuito

$$t_{clk} > \underbrace{(t_{su}) + (t_{c-Q})}_{t_{worst-case} \text{ legati al registro}} + \underbrace{t_{propagazione \text{ della parte logica }}}_{worst case}$$

Maximum Clock Frequency



t_{cd} : contamination delay

t_{cd} : necessario affinché l'uscita inizi a variare al fronte della variazione di ingresso

Also:

$$t_{cdreg} + t_{cdlogic} > t_{hold}$$

t_{cd} : contamination delay = minimum delay

ulteriore vincolo relativo al t_{hold}

LATCH: hanno sensibilità a livello logico del clk


Naming Conventions

□ In our text:

- a latch is **level sensitive**
- a register is **edge-triggered**



□ There are many different naming conventions

- For instance, many books call edge-triggered elements **flip-flops** / **BISTABILI**
- This leads to confusion however



Latches


uscita risulta trasparente
(uguale all'ingresso)
quando il clock è alto



Latch versus Register


❑ Latch

stores data when
clock is low




❑ Register



stores data when
clock rises



Positive Feedback: Bi-Stability



Meta-Stability



Gain should be larger than 1 in the transition region